图解高速电路PCB回流路径1 回流的基本概念 点击:55 | 回复:1



武汉王工

    
  • 精华:31帖
  • 求助:95帖
  • 帖子:4944帖 | 8275回
  • 年度积分:4245
  • 历史总积分:23625
  • 注册:2020年5月25日
发表于:2020-04-17 08:44:58
楼主

图解高速电路PCB回流路径

 

回流的基本概念

数字电路的原理图中,数字信号的传播是从一个逻辑门向另一个逻辑门,信号通过导线从输出端送到接收端,看起来似乎是单向流动的,许多数字工程师因此认为回路通路是不相关的,毕竟,驱动器和接收器都指定为电压模式器件,为什么还要考虑电流呢!实际上,基本电路理论告诉我们,信号是由电流传播的,明确的说,是电子的运动,电子流的特性之一就是电子从不在任何地方停留,无论电流流到哪里,必然要回来,因此电流总是在环路中流动,电路中任意的信号都以一个闭合回路的形式存在。对于高频信号传输,实际上是对传输线与直流层之间包夹的介质电容充电的过程。

 

图片1.png

 

回流的影响

 

数字电路通常借助于地和电源平面来完成回流。高频信号和低频信号的回流通路是不相同的,低频信号回流选择阻抗最低路径,高频信号回流选择感抗最低的路径。

 

当电流从信号的驱动器出发,流经信号线,注入信号的接收端,总有一个与之方向相反的返回电流:从负载的地引脚出发,经过敷铜平面,流向信号源,与流经信号线上的电流构成闭合回路。这种流经敷铜平面的电流所引起的噪声频率与信号频率相当,信号频率越高,噪声频率越高。逻辑门不是对绝对的输入信号响应,而是对输入信号和参考引脚间的差异进行响应。单点终结的电路对引入信号和其逻辑地参考平面的差异做出反应,因此地参考平面上的扰动和信号路径上的干扰是同样重要的。逻辑门对输入引脚和指定的参考引脚进行响应,我们也不清楚到底哪个是所指定的参考引脚(对于TTL,通常是负电源,对于ECL通常是正电源,但是并不是全都如此),就这个性质而言,差分信号的抗干扰能力就能对地弹噪声和电源平面滑动具有良好的效果。


PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等),这就引起瞬态负载电流从电源流入电路或由电路流入地线,由于电源线和地线上存在阻抗,会产生同步切换噪声(SSN),在地线上还会出现地平面反弹噪声(简称地弹)。而当印制板上的电源线和接地线的环绕区域越大时,它们的辐射能量也就越大,因此,我们对数字芯片的切换状态进行分析,采取措施控制回流方式,达到减小环绕区域,辐射程度最小的目的。

实例解释:图片3.png

 

IC1为信号输出端,IC2为信号输入端(为简化PCB模型,假定接收端内含下接电阻),第三层为地层。IC1和IC2的地均来自于第三层地层面。TOP层右上角为一块电源平面,接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。

 

在低频时,如果S1端输出高电平,整个电流回路是电源经导线接到VCC电源平面,然后经橙色路径进入IC1,然后从S1端出来,经第二层的导线经R1端进入IC2,然后进入GND层,经红色路径回到电源负极。

 

在高频时,PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时,外部的磁场变化很快,会使附近的导体感应出一个反向的电流,如果第三层的地平面是完整的地平面的话,那么会在地平面上产生一个蓝色虚线标示的电流,如果TOP层有一个完整的电源平面的话,也会在TOP层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路,向外辐射的能量最小,耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小,原理是一样的。)

 

由于高频信号电平和电流变化都很快,但是变化周期短,需要的能量并不是很大,所以芯片是和离芯片最近的退耦电容取电的。当C1足够大,而且反应又足够快(有很低的ESR值,通常用瓷片电容。瓷片电容的ESR远低于钽电容。),位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流,但不是与图示信号对应的电流)。

 

因此,按图中构造的环境,电流的整个通路是:由C1的正极→IC1的VCC→S1→L2信号线→R1→IC2的 GND→过孔→GND层的黄色路径→过孔→电容负极。可以看到,电流的垂直方向有一个棕色的等效电流,中间会感应出磁场,同时,这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号,并行有一组8bit的数据线,由同一芯片的同一电源供电,电流回流途径是相同的。如果数据线电平同时同向翻转的话,会使时钟上感应一个很大的反向电流,如果时钟线没有良好的匹配的话,这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比,而是和干扰源的电流变化速率成正比,对于一个纯阻性的负载来说,串扰电流正比于dI/dt=dV /(T¬10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话,dI/dt是与T¬10%-90%的平方成反比的。)。从式中可以看出,低频的信号未必比高速信号的串扰小。也就是我们说的:1KHz的信号未必是低速信号,要综合考虑沿的情况。对于沿很陡的信号,是包含很多谐波成分的,在各倍频点都有很大的振幅。因此,在选器件的时候也要注意一下,不要一味选开关速度快的芯片,不仅成本高,还会增加串扰以及EMC问题。

 

任何相邻的电源层或其它的平面,只要在信号两端有合适的电容提供一个到GND的低电抗通路,那么这个平面就可以作为这个信号的回流平面。在平常的应用中,收发对应的芯片IO电源往往是一致的,而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容,而这些电容也恰恰在信号的两端,所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话,往往不会在信号两端有到地的低电抗通路。这样,在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话,这个回流也要经过“长途跋涉”才能形成一个完整的回流通路,而这个通路也是相邻信号的回流通路,这个相同的回流通路和共地干扰的效果是一样的,等效为信号之间的串扰。

 

对于一些无法避免的跨电源分割的情况,可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容,具体的值要依自己的信号类型而定,即要提供高频回流通路,又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题,似乎有点滑稽,但肯定是有效的。如果一些规范上不允许的话,可以在分割处两平面分别引电容到地。

 

对于借用其它平面做回流的情况,最好能在信号两端适当增加几个小电容到地,提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。

 

回流噪声是参考平面上的噪声主要的来源之一。因此有必要研究一下返回电流的路径和流经范围。




楼主最近还看过



武汉王工

  • 精华:31帖
  • 求助:95帖
  • 帖子:4944帖 | 8275回
  • 年度积分:4245
  • 历史总积分:23625
  • 注册:2020年5月25日
发表于:2020-04-17 08:45:52
1楼

数字电路的原理图中,数字信号的传播是从一个逻辑门向另一个逻辑门,信号通过导线从输出端送到接收端,看起来似乎是单向流动的,许多数字工程师因此认为回路通路是不相关的,毕竟,驱动器和接收器都指定为电压模式器件,为什么还要考虑电流呢!实际上,基本电路理论告诉我们,信号是由电流传播的,明确的说,是电子的运动,电子流的特性之一就是电子从不在任何地方停留,无论电流流到哪里,必然要回来,因此电流总是在环路中流动,电路中任意的信号都以一个闭合回路的形式存在。对于高频信号传输,实际上是对传输线与直流层之间包夹的介质电容充电的过程。

 


 

回流的影响

 

数字电路通常借助于地和电源平面来完成回流。高频信号和低频信号的回流通路是不相同的,低频信号回流选择阻抗最低路径,高频信号回流选择感抗最低的路径。

 

当电流从信号的驱动器出发,流经信号线,注入信号的接收端,总有一个与之方向相反的返回电流:从负载的地引脚出发,经过敷铜平面,流向信号源,与流经信号线上的电流构成闭合回路。这种流经敷铜平面的电流所引起的噪声频率与信号频率相当,信号频率越高,噪声频率越高。逻辑门不是对绝对的输入信号响应,而是对输入信号和参考引脚间的差异进行响应。单点终结的电路对引入信号和其逻辑地参考平面的差异做出反应,因此地参考平面上的扰动和信号路径上的干扰是同样重要的。逻辑门对输入引脚和指定的参考引脚进行响应,我们也不清楚到底哪个是所指定的参考引脚(对于TTL,通常是负电源,对于ECL通常是正电源,但是并不是全都如此),就这个性质而言,差分信号的抗干扰能力就能对地弹噪声和电源平面滑动具有良好的效果。


PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等),这就引起瞬态负载电流从电源流入电路或由电路流入地线,由于电源线和地线上存在阻抗,会产生同步切换噪声(SSN),在地线上还会出现地平面反弹噪声(简称地弹)。而当印制板上的电源线和接地线的环绕区域越大时,它们的辐射能量也就越大,因此,我们对数字芯片的切换状态进行分析,采取措施控制回流方式,达到减小环绕区域,辐射程度最小的目的。

实例解释:

 

IC1为信号输出端,IC2为信号输入端(为简化PCB模型,假定接收端内含下接电阻),第三层为地层。IC1和IC2的地均来自于第三层地层面。TOP层右上角为一块电源平面,接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。

 

在低频时,如果S1端输出高电平,整个电流回路是电源经导线接到VCC电源平面,然后经橙色路径进入IC1,然后从S1端出来,经第二层的导线经R1端进入IC2,然后进入GND层,经红色路径回到电源负极。

 

在高频时,PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时,外部的磁场变化很快,会使附近的导体感应出一个反向的电流,如果第三层的地平面是完整的地平面的话,那么会在地平面上产生一个蓝色虚线标示的电流,如果TOP层有一个完整的电源平面的话,也会在TOP层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路,向外辐射的能量最小,耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小,原理是一样的。)

 

由于高频信号电平和电流变化都很快,但是变化周期短,需要的能量并不是很大,所以芯片是和离芯片最近的退耦电容取电的。当C1足够大,而且反应又足够快(有很低的ESR值,通常用瓷片电容。瓷片电容的ESR远低于钽电容。),位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流,但不是与图示信号对应的电流)。

 

因此,按图中构造的环境,电流的整个通路是:由C1的正极→IC1的VCC→S1→L2信号线→R1→IC2的 GND→过孔→GND层的黄色路径→过孔→电容负极。可以看到,电流的垂直方向有一个棕色的等效电流,中间会感应出磁场,同时,这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号,并行有一组8bit的数据线,由同一芯片的同一电源供电,电流回流途径是相同的。如果数据线电平同时同向翻转的话,会使时钟上感应一个很大的反向电流,如果时钟线没有良好的匹配的话,这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比,而是和干扰源的电流变化速率成正比,对于一个纯阻性的负载来说,串扰电流正比于dI/dt=dV /(T¬10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话,dI/dt是与T¬10%-90%的平方成反比的。)。从式中可以看出,低频的信号未必比高速信号的串扰小。也就是我们说的:1KHz的信号未必是低速信号,要综合考虑沿的情况。对于沿很陡的信号,是包含很多谐波成分的,在各倍频点都有很大的振幅。因此,在选器件的时候也要注意一下,不要一味选开关速度快的芯片,不仅成本高,还会增加串扰以及EMC问题。

 

任何相邻的电源层或其它的平面,只要在信号两端有合适的电容提供一个到GND的低电抗通路,那么这个平面就可以作为这个信号的回流平面。在平常的应用中,收发对应的芯片IO电源往往是一致的,而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容,而这些电容也恰恰在信号的两端,所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话,往往不会在信号两端有到地的低电抗通路。这样,在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话,这个回流也要经过“长途跋涉”才能形成一个完整的回流通路,而这个通路也是相邻信号的回流通路,这个相同的回流通路和共地干扰的效果是一样的,等效为信号之间的串扰。

 

对于一些无法避免的跨电源分割的情况,可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容,具体的值要依自己的信号类型而定,即要提供高频回流通路,又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题,似乎有点滑稽,但肯定是有效的。如果一些规范上不允许的话,可以在分割处两平面分别引电容到地。

 

对于借用其它平面做回流的情况,最好能在信号两端适当增加几个小电容到地,提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。

 

回流噪声是参考平面上的噪声主要的来源之一。因此有必要研究一下返回电流的路径和流经范围。



相关主题

官方公众号

智造工程师