波恩
firstrazor
个人以为无论是用ASIC还是软件实现,电流环性能好坏的最终目标和指标体系应该是一致的,比如以下几点:
1. 高电流环频响,不低于3~4KHz,为此FANUC αi的HRV技术的PWM开关频率高达32KHz
2. 良好的稳态精度,Iq偏差不高于额定值的0.3%,为此电流环检测分辨率必须不低于2的14次方
3. 低失真度,低电流稳态运行时相电流波形失真度THD不高于?%(待考)
firstrazor ;所言不虚!
firstrazor 所言不虚!
“firstrazor” 所言不虚!
另,2楼帖子中格式有错,应该是FANUC αi
电流环频响如果能达到3~4KHz,那是很不错了!PWM频率太高也是有代价的,而且大功率的也不能太高吧。
老兄,你电子鉴相用什么方法?
其实电流环频响能做到2KHz以上就不算低了。PWM频率高是以牺牲损耗为代价的,所以Rexroth和Lenze的手册都会明确给出不同开关频率下的有效驱动能力,频率越高,降额越大。大功率的驱动往往PWM频率不会太高,比如Rexroth就会用8KHz,甚至4KHz。
个人以为电子鉴相方式不会直接影响电流环特性,而且其实现过程并不复杂,如果用绝对式或单圈绝对式反馈就更加简单了,增量式反馈存在一个可能不够精确的初始化问题。
我用的增量式反馈的鉴相初始化方法很土,不值一提,而且本帖至今还光是咱们两个在这里唱双簧,歇歇吧!听听别人的高见如何?
在梦中
fpga做高速要比dsp,msc容易一些,其他的应该没什么不同了吧
西方败
当时明月在
有一个问题请教一下各位前辈:
对于定点运算,伺服系统转子电气角的定标问题应该如何去设计?或者说应当从哪些因素出发来考虑。
比如,对于由线数6000ppr的增量码盘、极对数为3的PMSM、16bit的定点CPU、12bit的电流ADC器件等元器件组成的伺服系统,电气角定标到多大才合适呢?
楼上是指与电角度对应的正弦表的字长抑或表长吧?
李纯绪
还真没仔细研究国正弦表长度与A/D分辨率的关系,曾经以32为浮点数据计算过不同正弦表长度的量化精度,当时的计算结果显示,5k以上的表长对矢量变换的精度贡献几乎不再有差别,但5K一下,差别还是比较显著的,个人建议根据编码器的分辨率就近往5K附近靠就是了。
李纯绪先生是业内长辈,这样评价在下会杀小辈的了!