芯片引脚串联电阻的目的 点击:1544 | 回复:5



好运长伴

    
  • 精华:0帖
  • 求助:0帖
  • 帖子:11帖 | 13回
  • 年度积分:24
  • 历史总积分:321
  • 注册:2007年10月10日
发表于:2016-09-25 22:06:00
楼主

 高速数字电路中,经常看到在两个芯片的引脚之间串连一个电阻,是为了避免信号产生振铃(即信号的上升或下降沿附近的跳动)。原理是该电阻消耗了振铃功率,也可以认为它降低了传输线路的Q值。通常在数字电路设计中要真正做到阻抗匹配是比较困难的,原因有二:1、实际的印制板上连线的阻抗受到面积等设计方面的限制;2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定,而是一个非线性的东西。实际设计时,我们常用2233欧姆的电阻,实践证明,在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的,该电阻在抑制振铃的同时,也使得信号延时增加,所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要,而频率过高则此法的延时会严重影响信号传输。另外,该电阻也往往只用在对信号完整性要求比较高的信号线上,例如读写线等,而对于一般的地址线和数据线,由于芯片设计总有一个稳定时间和保持时间,所以即使有点振铃,只要真正发生读写的时刻已经在振铃以后,就无甚大影响。




浅醉闲眠-王者之师

  • [版主]
  • 精华:13帖
  • 求助:3帖
  • 帖子:585帖 | 13143回
  • 年度积分:7468
  • 历史总积分:100385
  • 注册:2002年6月21日
发表于:2016-09-26 08:34:05
1楼

跟着楼主科普一遍,谢谢!欢迎楼主常来!

好运长伴

  • 精华:0帖
  • 求助:0帖
  • 帖子:11帖 | 13回
  • 年度积分:24
  • 历史总积分:321
  • 注册:2007年10月10日
发表于:2016-09-26 10:17:27
2楼

谢谢1楼鼓励及支持。

研讨会宣传员_3259

  • [版主]
  • 精华:3帖
  • 求助:111帖
  • 帖子:2018帖 | 14333回
  • 年度积分:2710
  • 历史总积分:61312
  • 注册:2020年3月27日
发表于:2016-09-26 13:14:21
3楼

请问楼主,这个电阻串联是用在低频信号还是高频信号呢?

好运长伴

  • 精华:0帖
  • 求助:0帖
  • 帖子:11帖 | 13回
  • 年度积分:24
  • 历史总积分:321
  • 注册:2007年10月10日
发表于:2016-09-30 16:28:00
4楼

多用于相对较高频率信号中,低频场合意义不大。

a20022776

  • 精华:0帖
  • 求助:0帖
  • 帖子:0帖 | 1回
  • 年度积分:0
  • 历史总积分:1
  • 注册:2012年9月26日
发表于:2017-01-13 11:16:55
5楼

谢谢楼主,科普一次,有用。


相关主题

官方公众号

智造工程师