FPGA/CPLD工程师—高级培训班
中嵌学院欢迎你
>>> 课程目标
通过本期培训使学员不但能够精通FPGA/CPLD软硬件设计，精通基于实时通信系统的流水线设计、乒乓操作设计等重要设计方法和技巧，而且能够掌握软件无线电设计精髓，能够独立的利用FPGA开发设计高速数字化无线通信接收机和发射机。
>>> 入学要求
理工科类大专以上学历，喜欢并有志投身于IT事业;具备一定硬件知识;了解Verilog HDL硬件描述语言。
>>> 质量保障
◆ 雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量。
◆ 培训结束后免费提供一年的技术支持，充分保证培训后出效果；
◆ 本期如有未学懂的内容下期可免费再学；
◆ 培训合格学员可享受免费推荐就业机会;
◆ 入学签定推荐就业协议；
>>> 实验器材
XC3S400开发板
>>> 实训项目
设计《基于GMSK调制解调的高速通信收、发信机》
>>> 开课情况
◆ 开课时间:长年滚动开班
【其他城市均可远程网络教学】
◆ 上课形式: 晚班+周末班/脱产班
◆ 学　　时: 总计:85学时
◆ 培训费用（含教材费）（3人以上团体报名可优惠 100元/人）
◆ 优惠政策 前5名加200元送FPGA XC3S 400开发板
网络远程教学:前5名送FPGA XC3S 400开发板，同时， 优惠300元现金
◆ 上课地点：（中嵌学院本部）成都市科华北路47号（川大科技大厦）
◆ 外地学员：可协助安排食宿（须提前预定）
>>> 联系方式
◆ 报名电话：全国统一咨询热线 400-702-8848 800-702-8848
（成都）028—68626056 85403908（重庆）023—66634643 86622608 (24小时咨询)
◆ 联 系 人：陶老师 叶老师 周老师
◆在线报名：QQ：675800155/690824456/763557435 （成都）
/954673135/774846923 （重庆）
◆ 报名地点：【成都】 成都市科华北路47号（川大科技大厦）606室
◆ 公司网站: http://WWW.ChinaEDA.COM (中嵌学院)
http://WWW.ChinaEDAJOB.CN (中嵌人才网)

>>> 具体课程安排:
第一篇 FPGA/CPLD软硬件开发设计（14学时）
第一部分 FPGA/CPLD基本概念以及Verilog HDL设计（5学时）
第二部分 FPGA/CPLD开发环境、IP核生成工具、测试激励生成器、ModelSim仿真工具、约束、辅助设计工具、配置工具以及在线逻辑分析仪（5学时）
第三部分 开发板设计原理以及实验（4学时）
第二篇 利用FPGA/CPLD开发实时通信系统的的重要设计方法及课题实训（12学时）
第一部分 基于实时通信系统的模块化设计方法和技巧（3学时）
1. 基于实时通信系统的模块化设计方法和技巧
2. 基于实时通信系统的模块化设计课题实训
第二部分 基于实时通信系统的流水线设计方法和技巧（3学时）
1. 基于实时通信系统的流水线设计方法和技巧
2. 基于实时通信系统的流水线设计课题实训
第三部分 基于实时通信系统的乒乓操作设计方法和技巧（3学时）
1. 基于实时通信系统的乒乓操作设计方法和技巧
2. 基于实时通信系统的乒乓操作设计课题实训
第四部分 基于实时通信系统的时钟设计方法和技巧（3学时）
1. 基于实时通信系统的时钟设计方法和技巧
2. 基于实时通信系统的时钟设计课题实训
第三篇 FPGA/CPLD在软件无线电中的工程应用与工程课题实训（29学时）
第一部分 软件无线电系统概述 （1学时）
1. 软件无线电系统概述
2. 软件无线电的三种结构形式
第二部分 System View以及无线通信系统仿真设计（3学时）
1. System View的设计方法和技巧
2. 基于System View的无线通信系统仿真设计
第三部分 基于FPGA/CPLD的数据采集系统工程应用与工程课题实训（3学时）
1. Nyquist采样以及可以实现频谱搬移的带通采样（欠采样）
2. 在实时通信系统中如何选取适当的采样频率去除混叠信号
3. 基于FPGA/CPLD的数值运算以及Q表示法进行数的定标
4. 基于FPGA/CPLD的带通采样（欠采样）工程应用以及工程课题实训
第四部分 基于FPGA/CPLD的数字滤波器工程应用与工程课题实训（4学时）
1. 乘累加结构以及分布式算法的FIR数字滤波器
2. SystemView如何产生滤波器系数
3. MATLAB如何产生滤波器系数
4. 基于FPGA/CPLD的FIR数字滤波器工程应用以及工程课题实训
5. 基于FPGA/CPLD的高斯滤波器工程应用以及工程课题实训
第五部分 基于FPGA/CPLD的数字上下变频工程应用与工程课题实训（5学时）
1. 基于FPGA/CPLD的本地载波产生原理与工程应用
2. 基于FPGA/CPLD的数字上变频原理与工程应用
3. 基于FPGA/CPLD的数字下变频原理与工程应用
4. 基于FPGA/CPLD的数字上下变频工程课题实训
第六部分 基于FPGA/CPLD的数字调制解调工程应用与工程课题实训（5学时）
1. 数字调制解调的基本原理、设计方法以及影响选择数字调制方式的因素
2. 基于FPGA/CPLD的ASK调制解调工程应用以及工程课题实训
3. 基于FPGA/CPLD的PSK调制解调工程应用以及工程课题实训
4. 基于FPGA/CPLD的MSK调制解调工程应用以及工程课题实训
5. 基于FPGA/CPLD的GMSK调制解调工程应用以及工程课题实训
第七部分 基于FPGA/CPLD的多速率信号处理工程应用与工程课题实训（3学时）
1. 多速率信号处理概述以及取样率变换性质
2. 基于FPGA/CPLD的抽取工程应用以及工程课题实训
3. 基于FPGA/CPLD的插值工程应用以及工程课题实训
第八部分 基于FPGA/CPLD的同步技术工程应用与工程课题实训（5学时）
1. 基于FPGA/CPLD的载波同步工程应用与工程课题实训
2. 基于FPGA/CPLD的位同步工程应用与工程课题实训
3. 基于FPGA/CPLD的帧同步工程应用与工程课题实训
第四篇 项目实训（30学时）
项目名称：
基于GMSK调制方式的高速数字化无线通信系统
核心技术：
带通采样（欠采样）、数字下变频、GMSK调制解调、位同步、抽样判决、帧同步、数字上变频、带通滤波、高斯滤波、抽取、插值、低通滤波。（注：这些核心技术全部是通过软件编程的方式实现）
项目主要内容：
该通信系统有两部分组成，一部分为高速数字化无线通信发射机；一部分为高速数字化无线通信接收机；
项目要求：
在基于FPGA设计的高速数字化无线通信发射机中，信源码速率为100KHz，经过适当的编码后，通过插值、低通滤波，取样率变换后进行GMSK调制，然后再通过数字上变频将基带信号混频到中频信号，再经过带通滤波后送D/A转换器输出中频信号（或射频信号）。以上这些工作全部是在FPGA内通过Verilog HDL编程实现.
在基于FPGA设计的高速数字化无线通信接收机中，A/D转换器前的中频信号（或射频信号）通过带通采样、带通滤波后发生频谱搬移，把信号搬移到一个新的中频信号，对此新中频信号进行数字下变频，混频后得到I、Q两路基带信号，然后进行GMSK解调，再通过抽取、低通滤波，实现取样率变换后通过位同步、抽样判决以及适当的解码，最终恢复出发射机中信源的原始码元。以上这些工作也全部是在FPGA内通过Verilog HDL编程实现。