[不断更新中]硬件电路板的设计 点击：1572 | 回复：61
2、首先感谢您回答我上次的问题。上回您说电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应，那我可以把电源平面上面的信号线使用微带线模型计算特性阻抗吗?电源和地平面之间的信号可以使用带状线模型计算吗？
答：是的， 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
3、在高速PCB设计中，信号层的空白区域可以敷铜，那么多个信号层的敷铜是都接地好呢，还是一半接地，一半接电源好呢？
答：一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗， 例如在dual stripline的结构时。
发表于：2011-11-06 22:32:39
1楼
PCB板返修时的两个关键工艺
1. 引言
对于成功返修SMT起帮助作用的两个最关键工艺，也是两个最容易引起忽视的问题：
再流之前适当预热PCB板；
再流之后迅速冷却焊点。
由于这两个根本工艺经常为返修技术人员所忽视，事实上，有时返修后比返修之前的状况更糟糕。尽管有些“返修”缺陷有时能被后道工序检验员所发现，但多数情况下总是看不出来，但在以后电路试验中马上会暴露出来。
2．预热——成功返修的前提
诚然，PCB长时间地在高温（315－426℃）下加工会带来很多潜在的问题。热损坏，如焊盘和引线翘曲，基板脱层，生白斑或起泡，变色。板翘和被烧通常都会引起检验员注意。但是，正是因为不会“烧坏板”并不等于说“板未受损坏”。高温对PCB的“无形”损害甚至比上述所列问题更加严重。几十年来，无数次试验反复证明PCB及其元件能“通过”返工后的检验和试验，其衰减速度比正常PCB板高。这种基板内部翘曲和其电路元件衰减等“隐形”问题来自于不同材料不同的膨胀系数。显然，这些问题不会自我暴露，甚至在开始电路试验时也未被发现，但仍潜伏在PCB组件中。
尽管“返修”后看上去很好，但就象人们常说的一句话：“手术成功了，可病人不幸死去”。 巨大热应力的产生原因，常温下(21℃)的PCB组件突然接触热源为约370℃的烙铁、去焊工具或热风头进行局部加热时，对电路板及其元器件有约349℃的温差变化, 产生”爆米花”现象。
“ 爆米花”现象是指存在于一块集成电路或SMD在器件内部的湿气在返修过程中迅速受热, 使湿气膨胀, 出现微型爆裂或破裂的现象。因此，半导体工业和电路板制造业要求生产人员在再流之前, 尽量缩短预热时间, 迅速升到再流温度。事实上PCB组件再流工艺中已经包括再流前的预热阶段。无论PCB装配厂是采用波峰焊，红外汽相或对流再流焊，每种方法一般均要进行预热或保温处理，温度一般在140-160℃。在实施再流焊之前，利用简单的短期预热PCB就能解决返修时的许多问题。这在再流焊工艺中已有数年成功的历史了。因此, PCB组件在再流前进行预热的好处是多方面的。
由于板的预热会降低再流温度, 所以波峰焊、IR/汽相焊和对流再流焊均可以在大约260℃左右下进行焊接的。
3．预热的好处是多方面的和综合的
首先，在开始再流之前预热或“保温处理”组件有助于活化焊剂，去除待焊接金属表面的氧化物和表面膜，以及焊剂本身的挥发物。相应地，就在再流之前活化焊剂的这种清洗会增强润湿效果。预热是将整个组件加热到低于焊料的熔点和再流焊的温度。这样可大大地降低对基板及其元器件的热冲击的危险性。否则快速加热将增加组件内温度梯度而产生热冲击。组件内部所产生的大的温度梯度将形成热机械应力，引起这些低热膨胀率的材料脆化，产生破裂和损坏。SMT片式电阻器和电容器特别容易受到热冲击的伤害。
此外，如果整个组件进行预热，可降低再流温度和缩短再流时间。如果没有预热，唯一办法只能进一步升高再流温度，或延长再流时间，无论哪一个办法都不太合适，应该避免。
1. 引言
对于成功返修SMT起帮助作用的两个最关键工艺，也是两个最容易引起忽视的问题：
再流之前适当预热PCB板；
再流之后迅速冷却焊点。
由于这两个根本工艺经常为返修技术人员所忽视，事实上，有时返修后比返修之前的状况更糟糕。尽管有些“返修”缺陷有时能被后道工序检验员所发现，但多数情况下总是看不出来，但在以后电路试验中马上会暴露出来。
2．预热——成功返修的前提
诚然，PCB长时间地在高温（315－426℃）下加工会带来很多潜在的问题。热损坏，如焊盘和引线翘曲，基板脱层，生白斑或起泡，变色。板翘和被烧通常都会引起检验员注意。但是，正是因为不会“烧坏板”并不等于说“板未受损坏”。高温对PCB的“无形”损害甚至比上述所列问题更加严重。几十年来，无数次试验反复证明PCB及其元件能“通过”返工后的检验和试验，其衰减速度比正常PCB板高。这种基板内部翘曲和其电路元件衰减等“隐形”问题来自于不同材料不同的膨胀系数。显然，这些问题不会自我暴露，甚至在开始电路试验时也未被发现，但仍潜伏在PCB组件中。
尽管“返修”后看上去很好，但就象人们常说的一句话：“手术成功了，可病人不幸死去”。 巨大热应力的产生原因，常温下(21℃)的PCB组件突然接触热源为约370℃的烙铁、去焊工具或热风头进行局部加热时，对电路板及其元器件有约349℃的温差变化, 产生”爆米花”现象。
“ 爆米花”现象是指存在于一块集成电路或SMD在器件内部的湿气在返修过程中迅速受热, 使湿气膨胀, 出现微型爆裂或破裂的现象。因此，半导体工业和电路板制造业要求生产人员在再流之前, 尽量缩短预热时间, 迅速升到再流温度。事实上PCB组件再流工艺中已经包括再流前的预热阶段。无论PCB装配厂是采用波峰焊，红外汽相或对流再流焊，每种方法一般均要进行预热或保温处理，温度一般在140-160℃。在实施再流焊之前，利用简单的短期预热PCB就能解决返修时的许多问题。这在再流焊工艺中已有数年成功的历史了。因此, PCB组件在再流前进行预热的好处是多方面的。
由于板的预热会降低再流温度, 所以波峰焊、IR/汽相焊和对流再流焊均可以在大约260℃左右下进行焊接的。
3．预热的好处是多方面的和综合的
首先，在开始再流之前预热或“保温处理”组件有助于活化焊剂，去除待焊接金属表面的氧化物和表面膜，以及焊剂本身的挥发物。相应地，就在再流之前活化焊剂的这种清洗会增强润湿效果。预热是将整个组件加热到低于焊料的熔点和再流焊的温度。这样可大大地降低对基板及其元器件的热冲击的危险性。否则快速加热将增加组件内温度梯度而产生热冲击。组件内部所产生的大的温度梯度将形成热机械应力，引起这些低热膨胀率的材料脆化，产生破裂和损坏。SMT片式电阻器和电容器特别容易受到热冲击的伤害。
此外，如果整个组件进行预热，可降低再流温度和缩短再流时间。如果没有预热，唯一办法只能进一步升高再流温度，或延长再流时间，无论哪一个办法都不太合适，应该避免。
发表于：2011-11-06 22:33:17
2楼
4．减少返修使电路板更可靠
作为焊接温度的一个基准，采用的焊接方式不同, 焊接温度也不一样, 譬如: 多数波峰焊温度约在240-260℃，汽相焊温度约在215℃，再流焊温度约为230℃。正确地讲，返工温度不高于再流焊温度。尽管温度接近，但决不可能达到一样的温度。这是因为：即所有返修过程只需要对一个局部元器件采取加温，而再流需要对整个PCB组件进行加温，无论是波峰焊IR和汽相再流焊均如此。
同样限制返工中降低再流温度的另一个因素是工业标准的要求，即要返修点周围的元器件所处温度决不能超过170℃。所以，返修中再流温度应与PCB组件本身和要再流的元器件尺寸的大小相适应，由于本质上是PCB板的局部返修，所以返修工艺限制了PCB板的维修温度。局部化返修的加热范围比生产工艺中的温度更高一些，以抵消整个电路板组件的吸热。
这么说来，仍没有充分理由说明整块板的返修温度不能高于生产工艺中的再流焊温度，从而接近半导体制造厂所推荐的目标温度。
5．返修前或返修中PCB组件预热的三个方法：
如今，预热PCB组件方法分为三类：烘箱、热板和热风槽。在返修和进行再流焊拆卸元器件之前使用烘箱来预热基板，是行之有效的。而且，预热烘箱在烘烤掉某些集成电路中内部湿气和防止爆米花现象上，采用烘烤是一个有利方法。所谓爆米花现象是指返修的SMD器件在湿度上高于正常器件的湿度在突然受到快速升温时会发生的微崩裂。PCB在预热烘箱中的烘烤时间较长, 一般长达8小时左右。
预热烘箱的一个缺陷是不同于热板和热风槽，预热时由一个技术员进行预热和兼同时返修是行不通的。而且，对烘箱来讲做到迅速冷却焊点是不可能的。
热板是预热PCB板最无效的办法。因为要维修的PCB组件不全是单面的, 当今是混合技术的世界，一面全部是平整或平面的PCB组件的确是少见的。PCB在基板两边一般都要安装元器件。这些不平整的表面采用热板预热是不可能的。
热板的第二个缺陷是一旦实现焊料再流，热板仍会持续对PCB组件释放热量。这是因为，即使拔掉电源之后，热板内仍会有储存的残余热量继续传导给PCB阻碍了焊点的冷却速度。这种阻碍焊点冷却会引起不必要的铅的析出形成铅液池，使焊点强度降低和变差。
采用热风槽预热的优点是: 热风槽完全不考虑PCB组件的外形（和底部结构），热风能直接迅速地进入PCB组件的所有角落和裂缝中。使整个PCB组件加热均匀, 且缩短了加热时间。
6． PCB组件中焊点的二次冷却
如前所述，SMT对PCBA（印制板组件）返修的挑战在于返修工艺应该模仿生产的工艺。事实证明: 第一，在再流前预热PCB组件是成功生产PCBA所必需的；第二，再流之后立即迅速冷却组件也是很重要的。而这两个简单工艺一直被人们所忽视。但是，在通孔技术以及敏感元件的微型焊接中，预热和二次冷却更显得重要。
常见的再流设备如链式炉，PCB组件通过再流区后立即进入冷却区。随着PCB组件进入冷却区，为达到快速冷却, 对PCB组件通风是很重要的，一般返修与生产设备本身是结为一体的。
PCB组件再流之后放慢冷却会使液体焊料中的不需要的富铅液池产生会使焊点强度降低。然而，利用快速冷却能阻止铅的析出，使晶粒结构更紧，焊点更牢固。
此外，更快地冷却焊点会减少PCB组件在再流时由于意外移动或振动而产生一系列的质量问题。对于生产和返修，减少小型SMD可能存在的错位和墓碑现象是二次冷却PCB组件的另一优点。
7．结束语
正确预热和再流时的二次冷却PCB组件的好处有很多，需要把这两种简单程序纳入技术人员的返修工作中。事实上，预热PCB时，技术员可以同时做其它准备工作，如在PCB板上涂焊膏和焊剂。
当然，需要解决新返修的PCB组件工艺问题，因为它还未通过电路试验，这也是一种真正的节约时间。显然，不必将在返修中造成PCB报废而节约了成本，一分预防抵得十二分治疗。
相应地，可减少因基板脱层，生斑点或气泡，翘曲，褪色和过早硫化而消除过多的废品。正确使用预热和二次冷却是PCB组件两个最简单，且最必要的返修工艺。
作为焊接温度的一个基准，采用的焊接方式不同, 焊接温度也不一样, 譬如: 多数波峰焊温度约在240-260℃，汽相焊温度约在215℃，再流焊温度约为230℃。正确地讲，返工温度不高于再流焊温度。尽管温度接近，但决不可能达到一样的温度。这是因为：即所有返修过程只需要对一个局部元器件采取加温，而再流需要对整个PCB组件进行加温，无论是波峰焊IR和汽相再流焊均如此。
同样限制返工中降低再流温度的另一个因素是工业标准的要求，即要返修点周围的元器件所处温度决不能超过170℃。所以，返修中再流温度应与PCB组件本身和要再流的元器件尺寸的大小相适应，由于本质上是PCB板的局部返修，所以返修工艺限制了PCB板的维修温度。局部化返修的加热范围比生产工艺中的温度更高一些，以抵消整个电路板组件的吸热。
这么说来，仍没有充分理由说明整块板的返修温度不能高于生产工艺中的再流焊温度，从而接近半导体制造厂所推荐的目标温度。
5．返修前或返修中PCB组件预热的三个方法：
如今，预热PCB组件方法分为三类：烘箱、热板和热风槽。在返修和进行再流焊拆卸元器件之前使用烘箱来预热基板，是行之有效的。而且，预热烘箱在烘烤掉某些集成电路中内部湿气和防止爆米花现象上，采用烘烤是一个有利方法。所谓爆米花现象是指返修的SMD器件在湿度上高于正常器件的湿度在突然受到快速升温时会发生的微崩裂。PCB在预热烘箱中的烘烤时间较长, 一般长达8小时左右。
预热烘箱的一个缺陷是不同于热板和热风槽，预热时由一个技术员进行预热和兼同时返修是行不通的。而且，对烘箱来讲做到迅速冷却焊点是不可能的。
热板是预热PCB板最无效的办法。因为要维修的PCB组件不全是单面的, 当今是混合技术的世界，一面全部是平整或平面的PCB组件的确是少见的。PCB在基板两边一般都要安装元器件。这些不平整的表面采用热板预热是不可能的。
热板的第二个缺陷是一旦实现焊料再流，热板仍会持续对PCB组件释放热量。这是因为，即使拔掉电源之后，热板内仍会有储存的残余热量继续传导给PCB阻碍了焊点的冷却速度。这种阻碍焊点冷却会引起不必要的铅的析出形成铅液池，使焊点强度降低和变差。
采用热风槽预热的优点是: 热风槽完全不考虑PCB组件的外形（和底部结构），热风能直接迅速地进入PCB组件的所有角落和裂缝中。使整个PCB组件加热均匀, 且缩短了加热时间。
6． PCB组件中焊点的二次冷却
如前所述，SMT对PCBA（印制板组件）返修的挑战在于返修工艺应该模仿生产的工艺。事实证明: 第一，在再流前预热PCB组件是成功生产PCBA所必需的；第二，再流之后立即迅速冷却组件也是很重要的。而这两个简单工艺一直被人们所忽视。但是，在通孔技术以及敏感元件的微型焊接中，预热和二次冷却更显得重要。
常见的再流设备如链式炉，PCB组件通过再流区后立即进入冷却区。随着PCB组件进入冷却区，为达到快速冷却, 对PCB组件通风是很重要的，一般返修与生产设备本身是结为一体的。
PCB组件再流之后放慢冷却会使液体焊料中的不需要的富铅液池产生会使焊点强度降低。然而，利用快速冷却能阻止铅的析出，使晶粒结构更紧，焊点更牢固。
此外，更快地冷却焊点会减少PCB组件在再流时由于意外移动或振动而产生一系列的质量问题。对于生产和返修，减少小型SMD可能存在的错位和墓碑现象是二次冷却PCB组件的另一优点。
7．结束语
正确预热和再流时的二次冷却PCB组件的好处有很多，需要把这两种简单程序纳入技术人员的返修工作中。事实上，预热PCB时，技术员可以同时做其它准备工作，如在PCB板上涂焊膏和焊剂。
当然，需要解决新返修的PCB组件工艺问题，因为它还未通过电路试验，这也是一种真正的节约时间。显然，不必将在返修中造成PCB报废而节约了成本，一分预防抵得十二分治疗。
相应地，可减少因基板脱层，生斑点或气泡，翘曲，褪色和过早硫化而消除过多的废品。正确使用预热和二次冷却是PCB组件两个最简单，且最必要的返修工艺。
发表于：2011-11-07 19:52:26
3楼
PCB板返修时的两个关键工艺
1. 引言
对于成功返修SMT起帮助作用的两个最关键工艺，也是两个最容易引起忽视的问题：
再流之前适当预热PCB板；
再流之后迅速冷却焊点。
由于这两个根本工艺经常为返修技术人员所忽视，事实上，有时返修后比返修之前的状况更糟糕。尽管有些“返修”缺陷有时能被后道工序检验员所发现，但多数情况下总是看不出来，但在以后电路试验中马上会暴露出来。
2．预热——成功返修的前提
诚然，PCB长时间地在高温（315－426℃）下加工会带来很多潜在的问题。热损坏，如焊盘和引线翘曲，基板脱层，生白斑或起泡，变色。板翘和被烧通常都会引起检验员注意。但是，正是因为不会“烧坏板”并不等于说“板未受损坏”。高温对PCB的“无形”损害甚至比上述所列问题更加严重。几十年来，无数次试验反复证明PCB及其元件能“通过”返工后的检验和试验，其衰减速度比正常PCB板高。这种基板内部翘曲和其电路元件衰减等“隐形”问题来自于不同材料不同的膨胀系数。显然，这些问题不会自我暴露，甚至在开始电路试验时也未被发现，但仍潜伏在PCB组件中。
尽管“返修”后看上去很好，但就象人们常说的一句话：“手术成功了，可病人不幸死去”。 巨大热应力的产生原因，常温下(21℃)的PCB组件突然接触热源为约370℃的烙铁、去焊工具或热风头进行局部加热时，对电路板及其元器件有约349℃的温差变化, 产生”爆米花”现象。
“ 爆米花”现象是指存在于一块集成电路或SMD在器件内部的湿气在返修过程中迅速受热, 使湿气膨胀, 出现微型爆裂或破裂的现象。因此，半导体工业和电路板制造业要求生产人员在再流之前, 尽量缩短预热时间, 迅速升到再流温度。事实上PCB组件再流工艺中已经包括再流前的预热阶段。无论PCB装配厂是采用波峰焊，红外汽相或对流再流焊，每种方法一般均要进行预热或保温处理，温度一般在140-160℃。在实施再流焊之前，利用简单的短期预热PCB就能解决返修时的许多问题。这在再流焊工艺中已有数年成功的历史了。因此, PCB组件在再流前进行预热的好处是多方面的。
由于板的预热会降低再流温度, 所以波峰焊、IR/汽相焊和对流再流焊均可以在大约260℃左右下进行焊接的。
1. 引言
对于成功返修SMT起帮助作用的两个最关键工艺，也是两个最容易引起忽视的问题：
再流之前适当预热PCB板；
再流之后迅速冷却焊点。
由于这两个根本工艺经常为返修技术人员所忽视，事实上，有时返修后比返修之前的状况更糟糕。尽管有些“返修”缺陷有时能被后道工序检验员所发现，但多数情况下总是看不出来，但在以后电路试验中马上会暴露出来。
2．预热——成功返修的前提
诚然，PCB长时间地在高温（315－426℃）下加工会带来很多潜在的问题。热损坏，如焊盘和引线翘曲，基板脱层，生白斑或起泡，变色。板翘和被烧通常都会引起检验员注意。但是，正是因为不会“烧坏板”并不等于说“板未受损坏”。高温对PCB的“无形”损害甚至比上述所列问题更加严重。几十年来，无数次试验反复证明PCB及其元件能“通过”返工后的检验和试验，其衰减速度比正常PCB板高。这种基板内部翘曲和其电路元件衰减等“隐形”问题来自于不同材料不同的膨胀系数。显然，这些问题不会自我暴露，甚至在开始电路试验时也未被发现，但仍潜伏在PCB组件中。
尽管“返修”后看上去很好，但就象人们常说的一句话：“手术成功了，可病人不幸死去”。 巨大热应力的产生原因，常温下(21℃)的PCB组件突然接触热源为约370℃的烙铁、去焊工具或热风头进行局部加热时，对电路板及其元器件有约349℃的温差变化, 产生”爆米花”现象。
“ 爆米花”现象是指存在于一块集成电路或SMD在器件内部的湿气在返修过程中迅速受热, 使湿气膨胀, 出现微型爆裂或破裂的现象。因此，半导体工业和电路板制造业要求生产人员在再流之前, 尽量缩短预热时间, 迅速升到再流温度。事实上PCB组件再流工艺中已经包括再流前的预热阶段。无论PCB装配厂是采用波峰焊，红外汽相或对流再流焊，每种方法一般均要进行预热或保温处理，温度一般在140-160℃。在实施再流焊之前，利用简单的短期预热PCB就能解决返修时的许多问题。这在再流焊工艺中已有数年成功的历史了。因此, PCB组件在再流前进行预热的好处是多方面的。
由于板的预热会降低再流温度, 所以波峰焊、IR/汽相焊和对流再流焊均可以在大约260℃左右下进行焊接的。
发表于：2011-11-07 19:52:40
4楼
3．预热的好处是多方面的和综合的
首先，在开始再流之前预热或“保温处理”组件有助于活化焊剂，去除待焊接金属表面的氧化物和表面膜，以及焊剂本身的挥发物。相应地，就在再流之前活化焊剂的这种清洗会增强润湿效果。预热是将整个组件加热到低于焊料的熔点和再流焊的温度。这样可大大地降低对基板及其元器件的热冲击的危险性。否则快速加热将增加组件内温度梯度而产生热冲击。组件内部所产生的大的温度梯度将形成热机械应力，引起这些低热膨胀率的材料脆化，产生破裂和损坏。SMT片式电阻器和电容器特别容易受到热冲击的伤害。
此外，如果整个组件进行预热，可降低再流温度和缩短再流时间。如果没有预热，唯一办法只能进一步升高再流温度，或延长再流时间，无论哪一个办法都不太合适，应该避免。
4．减少返修使电路板更可靠
作为焊接温度的一个基准，采用的焊接方式不同, 焊接温度也不一样, 譬如: 多数波峰焊温度约在240-260℃，汽相焊温度约在215℃，再流焊温度约为230℃。正确地讲，返工温度不高于再流焊温度。尽管温度接近，但决不可能达到一样的温度。这是因为：即所有返修过程只需要对一个局部元器件采取加温，而再流需要对整个PCB组件进行加温，无论是波峰焊IR和汽相再流焊均如此。
同样限制返工中降低再流温度的另一个因素是工业标准的要求，即要返修点周围的元器件所处温度决不能超过170℃。所以，返修中再流温度应与PCB组件本身和要再流的元器件尺寸的大小相适应，由于本质上是PCB板的局部返修，所以返修工艺限制了PCB板的维修温度。局部化返修的加热范围比生产工艺中的温度更高一些，以抵消整个电路板组件的吸热。
这么说来，仍没有充分理由说明整块板的返修温度不能高于生产工艺中的再流焊温度，从而接近半导体制造厂所推荐的目标温度。
首先，在开始再流之前预热或“保温处理”组件有助于活化焊剂，去除待焊接金属表面的氧化物和表面膜，以及焊剂本身的挥发物。相应地，就在再流之前活化焊剂的这种清洗会增强润湿效果。预热是将整个组件加热到低于焊料的熔点和再流焊的温度。这样可大大地降低对基板及其元器件的热冲击的危险性。否则快速加热将增加组件内温度梯度而产生热冲击。组件内部所产生的大的温度梯度将形成热机械应力，引起这些低热膨胀率的材料脆化，产生破裂和损坏。SMT片式电阻器和电容器特别容易受到热冲击的伤害。
此外，如果整个组件进行预热，可降低再流温度和缩短再流时间。如果没有预热，唯一办法只能进一步升高再流温度，或延长再流时间，无论哪一个办法都不太合适，应该避免。
4．减少返修使电路板更可靠
作为焊接温度的一个基准，采用的焊接方式不同, 焊接温度也不一样, 譬如: 多数波峰焊温度约在240-260℃，汽相焊温度约在215℃，再流焊温度约为230℃。正确地讲，返工温度不高于再流焊温度。尽管温度接近，但决不可能达到一样的温度。这是因为：即所有返修过程只需要对一个局部元器件采取加温，而再流需要对整个PCB组件进行加温，无论是波峰焊IR和汽相再流焊均如此。
同样限制返工中降低再流温度的另一个因素是工业标准的要求，即要返修点周围的元器件所处温度决不能超过170℃。所以，返修中再流温度应与PCB组件本身和要再流的元器件尺寸的大小相适应，由于本质上是PCB板的局部返修，所以返修工艺限制了PCB板的维修温度。局部化返修的加热范围比生产工艺中的温度更高一些，以抵消整个电路板组件的吸热。
这么说来，仍没有充分理由说明整块板的返修温度不能高于生产工艺中的再流焊温度，从而接近半导体制造厂所推荐的目标温度。
发表于：2011-11-07 19:52:49
5楼
5．返修前或返修中PCB组件预热的三个方法：
如今，预热PCB组件方法分为三类：烘箱、热板和热风槽。在返修和进行再流焊拆卸元器件之前使用烘箱来预热基板，是行之有效的。而且，预热烘箱在烘烤掉某些集成电路中内部湿气和防止爆米花现象上，采用烘烤是一个有利方法。所谓爆米花现象是指返修的SMD器件在湿度上高于正常器件的湿度在突然受到快速升温时会发生的微崩裂。PCB在预热烘箱中的烘烤时间较长, 一般长达8小时左右。
预热烘箱的一个缺陷是不同于热板和热风槽，预热时由一个技术员进行预热和兼同时返修是行不通的。而且，对烘箱来讲做到迅速冷却焊点是不可能的。
热板是预热PCB板最无效的办法。因为要维修的PCB组件不全是单面的, 当今是混合技术的世界，一面全部是平整或平面的PCB组件的确是少见的。PCB在基板两边一般都要安装元器件。这些不平整的表面采用热板预热是不可能的。
热板的第二个缺陷是一旦实现焊料再流，热板仍会持续对PCB组件释放热量。这是因为，即使拔掉电源之后，热板内仍会有储存的残余热量继续传导给PCB阻碍了焊点的冷却速度。这种阻碍焊点冷却会引起不必要的铅的析出形成铅液池，使焊点强度降低和变差。
采用热风槽预热的优点是: 热风槽完全不考虑PCB组件的外形（和底部结构），热风能直接迅速地进入PCB组件的所有角落和裂缝中。使整个PCB组件加热均匀, 且缩短了加热时间。
6． PCB组件中焊点的二次冷却
如前所述，SMT对PCBA（印制板组件）返修的挑战在于返修工艺应该模仿生产的工艺。事实证明: 第一，在再流前预热PCB组件是成功生产PCBA所必需的；第二，再流之后立即迅速冷却组件也是很重要的。而这两个简单工艺一直被人们所忽视。但是，在通孔技术以及敏感元件的微型焊接中，预热和二次冷却更显得重要。
常见的再流设备如链式炉，PCB组件通过再流区后立即进入冷却区。随着PCB组件进入冷却区，为达到快速冷却, 对PCB组件通风是很重要的，一般返修与生产设备本身是结为一体的。
PCB组件再流之后放慢冷却会使液体焊料中的不需要的富铅液池产生会使焊点强度降低。然而，利用快速冷却能阻止铅的析出，使晶粒结构更紧，焊点更牢固。
此外，更快地冷却焊点会减少PCB组件在再流时由于意外移动或振动而产生一系列的质量问题。对于生产和返修，减少小型SMD可能存在的错位和墓碑现象是二次冷却PCB组件的另一优点。
7．结束语
正确预热和再流时的二次冷却PCB组件的好处有很多，需要把这两种简单程序纳入技术人员的返修工作中。事实上，预热PCB时，技术员可以同时做其它准备工作，如在PCB板上涂焊膏和焊剂。
当然，需要解决新返修的PCB组件工艺问题，因为它还未通过电路试验，这也是一种真正的节约时间。显然，不必将在返修中造成PCB报废而节约了成本，一分预防抵得十二分治疗。
相应地，可减少因基板脱层，生斑点或气泡，翘曲，褪色和过早硫化而消除过多的废品。正确使用预热和二次冷却是PCB组件两个最简单，且最必要的返修工艺。
如今，预热PCB组件方法分为三类：烘箱、热板和热风槽。在返修和进行再流焊拆卸元器件之前使用烘箱来预热基板，是行之有效的。而且，预热烘箱在烘烤掉某些集成电路中内部湿气和防止爆米花现象上，采用烘烤是一个有利方法。所谓爆米花现象是指返修的SMD器件在湿度上高于正常器件的湿度在突然受到快速升温时会发生的微崩裂。PCB在预热烘箱中的烘烤时间较长, 一般长达8小时左右。
预热烘箱的一个缺陷是不同于热板和热风槽，预热时由一个技术员进行预热和兼同时返修是行不通的。而且，对烘箱来讲做到迅速冷却焊点是不可能的。
热板是预热PCB板最无效的办法。因为要维修的PCB组件不全是单面的, 当今是混合技术的世界，一面全部是平整或平面的PCB组件的确是少见的。PCB在基板两边一般都要安装元器件。这些不平整的表面采用热板预热是不可能的。
热板的第二个缺陷是一旦实现焊料再流，热板仍会持续对PCB组件释放热量。这是因为，即使拔掉电源之后，热板内仍会有储存的残余热量继续传导给PCB阻碍了焊点的冷却速度。这种阻碍焊点冷却会引起不必要的铅的析出形成铅液池，使焊点强度降低和变差。
采用热风槽预热的优点是: 热风槽完全不考虑PCB组件的外形（和底部结构），热风能直接迅速地进入PCB组件的所有角落和裂缝中。使整个PCB组件加热均匀, 且缩短了加热时间。
6． PCB组件中焊点的二次冷却
如前所述，SMT对PCBA（印制板组件）返修的挑战在于返修工艺应该模仿生产的工艺。事实证明: 第一，在再流前预热PCB组件是成功生产PCBA所必需的；第二，再流之后立即迅速冷却组件也是很重要的。而这两个简单工艺一直被人们所忽视。但是，在通孔技术以及敏感元件的微型焊接中，预热和二次冷却更显得重要。
常见的再流设备如链式炉，PCB组件通过再流区后立即进入冷却区。随着PCB组件进入冷却区，为达到快速冷却, 对PCB组件通风是很重要的，一般返修与生产设备本身是结为一体的。
PCB组件再流之后放慢冷却会使液体焊料中的不需要的富铅液池产生会使焊点强度降低。然而，利用快速冷却能阻止铅的析出，使晶粒结构更紧，焊点更牢固。
此外，更快地冷却焊点会减少PCB组件在再流时由于意外移动或振动而产生一系列的质量问题。对于生产和返修，减少小型SMD可能存在的错位和墓碑现象是二次冷却PCB组件的另一优点。
7．结束语
正确预热和再流时的二次冷却PCB组件的好处有很多，需要把这两种简单程序纳入技术人员的返修工作中。事实上，预热PCB时，技术员可以同时做其它准备工作，如在PCB板上涂焊膏和焊剂。
当然，需要解决新返修的PCB组件工艺问题，因为它还未通过电路试验，这也是一种真正的节约时间。显然，不必将在返修中造成PCB报废而节约了成本，一分预防抵得十二分治疗。
相应地，可减少因基板脱层，生斑点或气泡，翘曲，褪色和过早硫化而消除过多的废品。正确使用预热和二次冷却是PCB组件两个最简单，且最必要的返修工艺。
发表于：2011-11-07 19:54:12
7楼
一、 PCB板剖制的概念
PCB板剖制是指根据原有的PCB板实物得到原理图和板图（PCB图）的过程。其目的是进行后期的开发。后期开发包括安装元器件、深层测试、修改电路等。因为不属于PCB板剖制的范畴又与之相关，因此仅做介绍不再详述。
二、 PCB板剖制的流程
1、 拆除原板上的器件。
2、 将原板扫描，得到图形文件。
3、 将表面层磨去，得到中间层。
4、 将中间层扫描，得到图形文件。
5、 重复2-4步，直到所有层都处理完。
6、 利用专用软件将图形文件转换为电气关系文件－－-PCB图。如果有合适的软件，设计人员只需把图形描一遍即可。
7、 检查核对，完成设计。
PCB板剖制是指根据原有的PCB板实物得到原理图和板图（PCB图）的过程。其目的是进行后期的开发。后期开发包括安装元器件、深层测试、修改电路等。因为不属于PCB板剖制的范畴又与之相关，因此仅做介绍不再详述。
二、 PCB板剖制的流程
1、 拆除原板上的器件。
2、 将原板扫描，得到图形文件。
3、 将表面层磨去，得到中间层。
4、 将中间层扫描，得到图形文件。
5、 重复2-4步，直到所有层都处理完。
6、 利用专用软件将图形文件转换为电气关系文件－－-PCB图。如果有合适的软件，设计人员只需把图形描一遍即可。
7、 检查核对，完成设计。
发表于：2011-11-07 19:54:38
8楼
三、 PCB板剖制的技巧
PCB板剖制尤其是多层PCB板的剖制是件费时费力的工作，其中包含了大量的重复性劳动。设计人员必须有足够的耐心和细心，否则非常容易产生错误。做好剖制PCB板设计的关键在于利用合适的软件代替人工进行重复性工作，即省时又准确。
1、 剖制过程中一定要用扫描仪。
许多设计人员习惯直接在PROTEL、PADSOR或CAD等PCB设计系统上画线。这种习惯非常不好。扫描得到的图形文件既是转换成PCB文件的基础，又是后期进行检查的依据。利用扫描仪可以大大降低劳动难度和强度。毫不夸张地说，如果能充分利用扫描仪，即使没有设计经验地人员也可以完成PCB板剖制工作。
2、 单方向磨板。
有些设计人员为了追求速度，选择双向磨板（即由前后表面向中间层磨掉板层）。其实这是非常错误的。因为双向磨板非常容易磨穿，致使其它层损坏，结果可想而知。PCB板的外层由于工艺和有铜箔、焊盘等原因最硬，中间层最软。因此到最中间层，问题更为严重，往往无法打磨。另外，各个厂商生产的PCB板材质、硬度、弹性都不一样，很难准确磨去。
3、 选择优秀的转换软件。
将扫描得到的图形文件转换为PCB文件是整个工作的关键。有了好的转换文件。设计人员只需“照猫画虎”，将图形描一遍即可完成工作。这里推荐EDA2000，真的很方便。
以上是我个人的一点心得，提出来供大家探讨，希望能起到抛砖引玉的作用。
PCB板剖制尤其是多层PCB板的剖制是件费时费力的工作，其中包含了大量的重复性劳动。设计人员必须有足够的耐心和细心，否则非常容易产生错误。做好剖制PCB板设计的关键在于利用合适的软件代替人工进行重复性工作，即省时又准确。
1、 剖制过程中一定要用扫描仪。
许多设计人员习惯直接在PROTEL、PADSOR或CAD等PCB设计系统上画线。这种习惯非常不好。扫描得到的图形文件既是转换成PCB文件的基础，又是后期进行检查的依据。利用扫描仪可以大大降低劳动难度和强度。毫不夸张地说，如果能充分利用扫描仪，即使没有设计经验地人员也可以完成PCB板剖制工作。
2、 单方向磨板。
有些设计人员为了追求速度，选择双向磨板（即由前后表面向中间层磨掉板层）。其实这是非常错误的。因为双向磨板非常容易磨穿，致使其它层损坏，结果可想而知。PCB板的外层由于工艺和有铜箔、焊盘等原因最硬，中间层最软。因此到最中间层，问题更为严重，往往无法打磨。另外，各个厂商生产的PCB板材质、硬度、弹性都不一样，很难准确磨去。
3、 选择优秀的转换软件。
将扫描得到的图形文件转换为PCB文件是整个工作的关键。有了好的转换文件。设计人员只需“照猫画虎”，将图形描一遍即可完成工作。这里推荐EDA2000，真的很方便。
以上是我个人的一点心得，提出来供大家探讨，希望能起到抛砖引玉的作用。
发表于：2011-11-07 19:54:53
9楼
PCB电测技术分析
一、电性测试
PCB板在生产过程中，难免因外在因素而造成短路、断路及漏电等电性上的瑕疵，再加上PCB不断朝高密度、细间距及多层次的演进，若未能及时将不良板筛检出来，而任其流入制程中，势必会造成更多的成本浪费，因此除了制程控制的改善外，提高测试的技术也是可以为PCB制造者提供降低报废率及提升产品良率的解决方案。
在电子产品的生产过程中，因瑕疵而造成成本的损失，在各个阶段都有不同的程度，越早发现则补救的成本越低。" The Rule of 10‘s "就是一个常被用来评估PCB在不同制程阶段被发现有瑕疵时的补救成本。举例而言，空板制作完成后，若板中的断路能实时检测出来，通常只需补线即可改善瑕疵，或者至多损失一片空板；但是若未能被检测出断路，待板子出货至下游组装业者完成零件安装，也过炉锡及IR重熔，然而却在此时被检测发现线路有断路的情形，一般的下游组装业者会向让空板制造公司要求赔偿零件费用、重工费、检验费等。若更不幸的，瑕疵的板子在组装业者的测试仍未被发现，而进入整体系统成品，如计算机、手机、汽车零件等，这时再作测试才发现的损失，将是空板及时检出的百倍、千倍，甚至更高。因此，电性测试对于PCB业者而言，为的就是及早发现线路功能缺陷的板子。
下游业者通常会要求PCB制造厂商作百分之百的电性测试，因此会与PCB制造厂商就测试条件及测试方法达成一致的规格，因此双方会先就以下事项清楚的定义出来：
1、 测试资料来源与格式
2、 测试条件，如电压、电流、绝缘及连通性
3、 设备制作方式与选点
4、 测试章
5、 修补规格
在PCB的制造过程中，有三个阶段必须作测试：
1、 内层蚀刻后
2、 外层线路蚀刻后
3、 成品
每个阶段通常会有2~3次的100%测试，筛选出不良板再作重工处理。因此，测试站也是一个分析制程问题点的最佳资料收集来源，经由统计结果，可以获得断路、短路及其它绝缘问题的百分比，重工后再行检测，将数据资料整理之后，利用品管方法找出问题的根源，加以解决。
一、电性测试
PCB板在生产过程中，难免因外在因素而造成短路、断路及漏电等电性上的瑕疵，再加上PCB不断朝高密度、细间距及多层次的演进，若未能及时将不良板筛检出来，而任其流入制程中，势必会造成更多的成本浪费，因此除了制程控制的改善外，提高测试的技术也是可以为PCB制造者提供降低报废率及提升产品良率的解决方案。
在电子产品的生产过程中，因瑕疵而造成成本的损失，在各个阶段都有不同的程度，越早发现则补救的成本越低。" The Rule of 10‘s "就是一个常被用来评估PCB在不同制程阶段被发现有瑕疵时的补救成本。举例而言，空板制作完成后，若板中的断路能实时检测出来，通常只需补线即可改善瑕疵，或者至多损失一片空板；但是若未能被检测出断路，待板子出货至下游组装业者完成零件安装，也过炉锡及IR重熔，然而却在此时被检测发现线路有断路的情形，一般的下游组装业者会向让空板制造公司要求赔偿零件费用、重工费、检验费等。若更不幸的，瑕疵的板子在组装业者的测试仍未被发现，而进入整体系统成品，如计算机、手机、汽车零件等，这时再作测试才发现的损失，将是空板及时检出的百倍、千倍，甚至更高。因此，电性测试对于PCB业者而言，为的就是及早发现线路功能缺陷的板子。
下游业者通常会要求PCB制造厂商作百分之百的电性测试，因此会与PCB制造厂商就测试条件及测试方法达成一致的规格，因此双方会先就以下事项清楚的定义出来：
1、 测试资料来源与格式
2、 测试条件，如电压、电流、绝缘及连通性
3、 设备制作方式与选点
4、 测试章
5、 修补规格
在PCB的制造过程中，有三个阶段必须作测试：
1、 内层蚀刻后
2、 外层线路蚀刻后
3、 成品
每个阶段通常会有2~3次的100%测试，筛选出不良板再作重工处理。因此，测试站也是一个分析制程问题点的最佳资料收集来源，经由统计结果，可以获得断路、短路及其它绝缘问题的百分比，重工后再行检测，将数据资料整理之后，利用品管方法找出问题的根源，加以解决。
发表于：2011-11-07 19:55:03
10楼
二、电测的方法与设备
电性测试的方法有：专用型(Dedicated)、泛用型(Universal Grid)、飞针型(Flying Probe)、非接触电子束(E-Beam)、导电布(胶)、电容式(Capacity)及刷测(ATG-SCAN MAN)，其中最常使用的设备有三种，分别是专用测试机、泛用测试机及飞针测试机。为了更了解各种设备的功能，以下将分别比较三种主要设备的特性。
1、专用型(Dedicated)测试
专用型的测试之所以为专用型，主要是因为其所使用的治具(Fixture, 如电路板进行电性测试的针盘)仅适用于一种料号，不同料号的板子就无法测试，而且无法回收使用。测试点数方面，单面板在10,240点、双面各8,192点以内均可作测试，在测试密度方面，由于探针头粗细的关系，较适合运用于 pitch以上的板子。
2、泛用型(Universal Grid)测试
泛用型测试的基本原理是PCB线路的版面是依据格子(Grid)来设计，一般所谓线路密度就是指grid的距离，也就是以间距(Pitch)来表示(部份时候也可用孔密度 来表示)，而泛用测试就是依据此一原理，依据孔位置以一G10的基材作Mask，只有在孔的位置探针才能穿过Mask进行电测，因此治具的制作简易而快速，而且探针可重复使用。泛用型测试具有极多测点的标准Grid固定大型针盘，可分别按不同料号而制作活动式探针的针盘，量产时只要改换活动针盘，就可以对不同料号量产测试。另外，为保证完工的PCB板线路系统通畅，需在使用高压电(如250V)多测点的泛用型电测母机上，采用特定接点的针盘对板子进行Open/Short电性测试，此种泛用型的测试机称之为「自动化测试机」 (ATE, Automatic Testing Equipment)。
泛用型测试点数通常在1万点以上，测试密度在 或是 的测试称为on-grid测试，若是运用于高密度板，由于间距太密，已脱离on-grid设计，因此属于off-grid测试，其治具就必须要特殊设计，通常泛用型测试的测试密度可达 QFP。
3、飞针(Flying Probe)测试
飞针测试的原理很简单，仅仅需要两根探针作x、y、z的移动来逐一测试各线路的两个端点，因此不需要另外制作昂贵的治具。但是由于是端点测试，因此测速极慢，约为10~40 points/sec，所以较适合样品及小量产；在测试密度方面，飞针测试可适用于极高密度板( )，如MCM。
电性测试的方法有：专用型(Dedicated)、泛用型(Universal Grid)、飞针型(Flying Probe)、非接触电子束(E-Beam)、导电布(胶)、电容式(Capacity)及刷测(ATG-SCAN MAN)，其中最常使用的设备有三种，分别是专用测试机、泛用测试机及飞针测试机。为了更了解各种设备的功能，以下将分别比较三种主要设备的特性。
1、专用型(Dedicated)测试
专用型的测试之所以为专用型，主要是因为其所使用的治具(Fixture, 如电路板进行电性测试的针盘)仅适用于一种料号，不同料号的板子就无法测试，而且无法回收使用。测试点数方面，单面板在10,240点、双面各8,192点以内均可作测试，在测试密度方面，由于探针头粗细的关系，较适合运用于 pitch以上的板子。
2、泛用型(Universal Grid)测试
泛用型测试的基本原理是PCB线路的版面是依据格子(Grid)来设计，一般所谓线路密度就是指grid的距离，也就是以间距(Pitch)来表示(部份时候也可用孔密度 来表示)，而泛用测试就是依据此一原理，依据孔位置以一G10的基材作Mask，只有在孔的位置探针才能穿过Mask进行电测，因此治具的制作简易而快速，而且探针可重复使用。泛用型测试具有极多测点的标准Grid固定大型针盘，可分别按不同料号而制作活动式探针的针盘，量产时只要改换活动针盘，就可以对不同料号量产测试。另外，为保证完工的PCB板线路系统通畅，需在使用高压电(如250V)多测点的泛用型电测母机上，采用特定接点的针盘对板子进行Open/Short电性测试，此种泛用型的测试机称之为「自动化测试机」 (ATE, Automatic Testing Equipment)。
泛用型测试点数通常在1万点以上，测试密度在 或是 的测试称为on-grid测试，若是运用于高密度板，由于间距太密，已脱离on-grid设计，因此属于off-grid测试，其治具就必须要特殊设计，通常泛用型测试的测试密度可达 QFP。
3、飞针(Flying Probe)测试
飞针测试的原理很简单，仅仅需要两根探针作x、y、z的移动来逐一测试各线路的两个端点，因此不需要另外制作昂贵的治具。但是由于是端点测试，因此测速极慢，约为10~40 points/sec，所以较适合样品及小量产；在测试密度方面，飞针测试可适用于极高密度板( )，如MCM。
发表于：2011-11-07 19:55:16
11楼
三、技术比较
典型的飞针测试产出大约在1~20 之间，若知道孔密度便可转换成每小时测试的总面积( )，则其测试面积的范围大约是15 (探针20 及32 板)至0.04 (探针1 及600 板)，差距375倍的原因在于板子的密度及间距。一般性能较好的飞针测试设备的产出大约维持在10 ~15 之间，可适用于密度为30 的商用板到600 的高密度板，对于多层板而言，在最佳状态下每一部飞针测试机每年测试总面积大约是3,000 ~5,000平方呎。
而针盘式(Bed-of-Nails)的测试设备如专用型及泛用型，在于高密度板的测试能力比不上飞针测试，因此比较少用于高密度板的测试。然而理论上，针盘式的产出面积可达200~400 ，但以目前的生产状况而言，实际生产线上专用型则为30~100 ，而泛用型为15~50 （两者的比较基础在于专用型通常运用于大量产，而泛用型多运用于中小量产），理论与实际的差异除了因设备本身的因素外，还可能包含生产管理上的问题，在此不加以详述。在一般最佳状态下，专用型测试设备平均每年约有300,000 ，泛用型则为150,000 。但是每部设备产量的多寡可能因PCB厂商的生产计划而有显著的差异；例如，若以最先进的ATE检测手机板，每年每部测试设备约可产出600,000 ，但是若用于0.5~0.8mm-pitch的CSP时，测试速率则大约仅达1/4，每年每部测试设备产出为150,000 。
综合以上的介绍可归纳出如表(一)的分析表。首先，在测试技术的适用目的方面，飞针测试是目前最适合使用于小量产及样品的电性测试设备，但是若要运用于中大量产时，则由于测速慢以及设备价格昂贵，将会使得测试成本大幅提高，而泛用型及专用型无论是用于何种层级的板子，只要产量达到一定的数量，测试成本均可达到规模经济的标准，而且约只占售价的2~4%，这也是为何泛用型及专用型为目前量产型的测试机种的主要原因。但是随着电子产品的变化速度加快，使得单一电路设计版本的产品生命周期变短(如，目前手机板的生命周期大约为6个月)，这个现象对于PCB厂商无论在更新泛用测试治具或专用测试设备来说，均会带来极高的成本威胁，根据数据显示，若用于高密度板，当平均产量小于150平方公尺以下时，测试成本将会高于$200(18%)以上，这已经不是一般生产所能承担的成本，因此电子产品的发展趋势将是PCB厂商在选购测试设备时，不容忽视的一个课题。目前尚在积极改良的E-Beam、CEM或电浆放电(Plasma Discharge)技术，若能在测试效率上提升，将是电性测试上良好及可行的解决方案。
典型的飞针测试产出大约在1~20 之间，若知道孔密度便可转换成每小时测试的总面积( )，则其测试面积的范围大约是15 (探针20 及32 板)至0.04 (探针1 及600 板)，差距375倍的原因在于板子的密度及间距。一般性能较好的飞针测试设备的产出大约维持在10 ~15 之间，可适用于密度为30 的商用板到600 的高密度板，对于多层板而言，在最佳状态下每一部飞针测试机每年测试总面积大约是3,000 ~5,000平方呎。
而针盘式(Bed-of-Nails)的测试设备如专用型及泛用型，在于高密度板的测试能力比不上飞针测试，因此比较少用于高密度板的测试。然而理论上，针盘式的产出面积可达200~400 ，但以目前的生产状况而言，实际生产线上专用型则为30~100 ，而泛用型为15~50 （两者的比较基础在于专用型通常运用于大量产，而泛用型多运用于中小量产），理论与实际的差异除了因设备本身的因素外，还可能包含生产管理上的问题，在此不加以详述。在一般最佳状态下，专用型测试设备平均每年约有300,000 ，泛用型则为150,000 。但是每部设备产量的多寡可能因PCB厂商的生产计划而有显著的差异；例如，若以最先进的ATE检测手机板，每年每部测试设备约可产出600,000 ，但是若用于0.5~0.8mm-pitch的CSP时，测试速率则大约仅达1/4，每年每部测试设备产出为150,000 。
综合以上的介绍可归纳出如表(一)的分析表。首先，在测试技术的适用目的方面，飞针测试是目前最适合使用于小量产及样品的电性测试设备，但是若要运用于中大量产时，则由于测速慢以及设备价格昂贵，将会使得测试成本大幅提高，而泛用型及专用型无论是用于何种层级的板子，只要产量达到一定的数量，测试成本均可达到规模经济的标准，而且约只占售价的2~4%，这也是为何泛用型及专用型为目前量产型的测试机种的主要原因。但是随着电子产品的变化速度加快，使得单一电路设计版本的产品生命周期变短(如，目前手机板的生命周期大约为6个月)，这个现象对于PCB厂商无论在更新泛用测试治具或专用测试设备来说，均会带来极高的成本威胁，根据数据显示，若用于高密度板，当平均产量小于150平方公尺以下时，测试成本将会高于$200(18%)以上，这已经不是一般生产所能承担的成本，因此电子产品的发展趋势将是PCB厂商在选购测试设备时，不容忽视的一个课题。目前尚在积极改良的E-Beam、CEM或电浆放电(Plasma Discharge)技术，若能在测试效率上提升，将是电性测试上良好及可行的解决方案。
发表于：2011-11-07 19:55:37
12楼
PCB过孔技术概述
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。
从作用上看，过孔可以分成两类：
一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。
从作用上看，过孔可以分成两类：
一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。
发表于：2011-11-07 19:55:46
13楼
二． 过孔的寄生电容过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C=1.41εTD1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。
发表于：2011-11-07 19:56:00
14楼
三． 过孔的寄生电感同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。
发表于：2011-11-07 19:56:09
15楼
四． 高速PCB中的过孔设计通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：
1． 从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2． 上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。3． PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4． 电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5． 在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。
当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。
1． 从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2． 上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。3． PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4． 电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5． 在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。
当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。
发表于：2011-11-07 19:56:29
16楼
PCB设计的一些问题
1、在高速板(如p4的主板)layour，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
答：要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果不匹配，则信号会被反射影响其质量。
所有走线的长度范围都是根据时序(timing)的要求所订出来的。影响信号延迟时间的因素很多，走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin，分配一部份给走线长度的允许误差。 至于， 上述两种模式时序的计算， 限于时间与篇幅不方便在此详述， 请到下列网址http://developer.intel.com/design/Pentium4/guides 下载"Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide"。 其中 "Methodology for Determining Topology and Routing Guideline"章节内有详述。
1、在高速板(如p4的主板)layour，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
答：要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果不匹配，则信号会被反射影响其质量。
所有走线的长度范围都是根据时序(timing)的要求所订出来的。影响信号延迟时间的因素很多，走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin，分配一部份给走线长度的允许误差。 至于， 上述两种模式时序的计算， 限于时间与篇幅不方便在此详述， 请到下列网址http://developer.intel.com/design/Pentium4/guides 下载"Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide"。 其中 "Methodology for Determining Topology and Routing Guideline"章节内有详述。
发表于：2011-11-07 19:56:43
17楼
2、首先感谢您回答我上次的问题。上回您说电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应，那我可以把电源平面上面的信号线使用微带线模型计算特性阻抗吗?电源和地平面之间的信号可以使用带状线模型计算吗？
答：是的， 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
3、在高速PCB设计中，信号层的空白区域可以敷铜，那么多个信号层的敷铜是都接地好呢，还是一半接地，一半接电源好呢？
答：一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗， 例如在dual stripline的结构时。
发表于：2011-11-07 19:56:58
18楼
4、test coupon的设计有什么规范可以参照吗？如何根据板子的实际情况设计test coupon？有什么需要注意的问题？谢谢！
答：test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。 以下提供两篇文章参考:
1）. http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf /> 2）. http://www.Polarinstruments.com/index.html (点选Application notes)
5、为了最大限度的保证高速信号质量，我们都习惯于手工布线，但效率太低。使用自动布线器又无法监控关键信号的绕线方式，过孔数目、位置等。手工走完关键信号再自动布线又会降低自动布线的布通率，而且自动布线结果的调整意味着更多的布线工作量，如何平衡以上矛盾，利用优秀的布线器帮助完成高速信号的布线？
答：现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
答：test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。 以下提供两篇文章参考:
1）. http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf /> 2）. http://www.Polarinstruments.com/index.html (点选Application notes)
5、为了最大限度的保证高速信号质量，我们都习惯于手工布线，但效率太低。使用自动布线器又无法监控关键信号的绕线方式，过孔数目、位置等。手工走完关键信号再自动布线又会降低自动布线的布通率，而且自动布线结果的调整意味着更多的布线工作量，如何平衡以上矛盾，利用优秀的布线器帮助完成高速信号的布线？
答：现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
发表于：2011-11-07 19:57:11
19楼
6、一些系统中经常有A/D，问：要提高抗干扰性，除了模拟地和数字地分开只在电源一点连接，加粗地线和电源线外，希望专家给一些好的意见和建议！
答：除了地要分开隔离外, 也要注意模拟电路部分的电源, 如果跟数字电路共享电源, 最好要加滤波线路。 另外, 数字信号和模拟信号不要有交错, 尤其不要跨过分割地的地方(moat)。
7、在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确？ 2。理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？诸如此类的问题还有很多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些冲突？多谢！
答：1）. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2）. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。
3）. 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
答：除了地要分开隔离外, 也要注意模拟电路部分的电源, 如果跟数字电路共享电源, 最好要加滤波线路。 另外, 数字信号和模拟信号不要有交错, 尤其不要跨过分割地的地方(moat)。
7、在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确？ 2。理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？诸如此类的问题还有很多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些冲突？多谢！
答：1）. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2）. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。
3）. 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
发表于：2011-11-07 19:57:25
20楼
8、在pcb上靠近平行走高速差分信号线对的时候，在阻抗匹配的情况下，由于两线的相互耦合，会带来很多好处。但是有观点认为这样会增大信号的衰减，影响传输距离。是不是这样，为什么？我在一些大公司的评估板上看到高速布线有的尽量靠近且平行，而有的却有意的使两线距离忽远忽近，我不懂那一种效果更好。我的信号1GHz以上，阻抗为50欧姆。在用软件计算时，差分线对也是以50欧姆来计算吗？还是以100欧姆来算？接收端差分线对之间可否加一匹配电阻？谢谢！
答：会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。 这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
差分阻抗的计算是 2(Z11 - Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。
欢迎到www.mentor.com/icx里面有一些不错的技术资料。
9、在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？
答：信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的10、（1）能否提供一些经验数据、公式和方法来估算布线的阻抗。（2）当无法满足阻抗匹配的要求时，是在信号线的末端加并联的匹配电阻好，还是在信号线上加串联的匹配电阻好。（3）差分信号线中间可否加地线。
答：1.以下提供两个常被参考的特性阻抗公式：
a.微带线(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
b.带状线(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
最好还是用仿真软件来计算比较准确。
2.选择端接(termination)的方法有几项因素要考虑:
a.信号源(source driver)的架构和强度。
b.功率消耗(power consumption)的大小。
c.对时间延迟的影响，这是最重要考虑的一点。
所以，很难说哪一种端接方式是比较好的。
3.差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
答：会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。 这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
差分阻抗的计算是 2(Z11 - Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。
欢迎到www.mentor.com/icx里面有一些不错的技术资料。
9、在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？
答：信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的10、（1）能否提供一些经验数据、公式和方法来估算布线的阻抗。（2）当无法满足阻抗匹配的要求时，是在信号线的末端加并联的匹配电阻好，还是在信号线上加串联的匹配电阻好。（3）差分信号线中间可否加地线。
答：1.以下提供两个常被参考的特性阻抗公式：
a.微带线(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
b.带状线(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
最好还是用仿真软件来计算比较准确。
2.选择端接(termination)的方法有几项因素要考虑:
a.信号源(source driver)的架构和强度。
b.功率消耗(power consumption)的大小。
c.对时间延迟的影响，这是最重要考虑的一点。
所以，很难说哪一种端接方式是比较好的。
3.差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
热门招聘
相关主题
- 操作系统-技法分享给工控朋友...
[2285] - Eplanelectric与Solidworkse...[5492]
- 求助:如何解决vb中不是已加载...[3611]
- 我能5分钟解除组态王或是mcg...[2481]
- wincc6.0归档变量，存储位置选...[2268]
- 串口如何判断坏了？[2546]
- intouch与System Management...[2987]
- 安装好WINCC的电脑修改计算机...[3767]
- 西门子Insight3.4软件[2292]
- 组态软件一定要花钱买吗？[3145]
官方公众号
智造工程师
-
客服
-
小程序
-
公众号
工控网智造工程师好文精选
