模电:06 Σ Δ模数转换器
问：我想使用ΣΔADC，但是有一些问题。因为它与以前我所用过的转换器似乎有明显的差别。当着手设计抗混叠滤波器时，我首先要考虑哪些问题?

答：过采样转换器的主要优点是防止混叠所需要的滤波变得十分简单。为了弄清楚为什么会这样，以及对滤波器有些什么限制，首先，让我们看一下这种转换器所使用的基本的数字信号处理方法。为了设计抗混叠滤波器，我们把ΣΔADC看作一种常规的高分辨率转换器，以远高于奈奎斯特采样速率进行采样，其后还跟一个数字采样抽取电路(decimator)和数字滤波器。进入数字抽取电路的输入信号是一种与噪声整形传递函数无关的1位位流(1-bit serial)。
对输入信号以调制器输入采样速率F ms 进行采样，F ms 比两倍的最大输入信号频率(奈奎斯特串行位速率)还要高得多。图61示出的曲线可以看作是抽取滤波器的频 率响应。其中在fb和F ms -fb之间的频率成分大幅度衰减，因此可以使用数字滤波器来滤掉转换器频带范围内［0，F ms - fb］而又不包括有用带宽［0，fb ］的所有信号。但转换器不能区分是频带［0,±fb］范围内呈现的输入信号，还是［kF ms ,±fb］范围内呈现的输入信号(其中k为整数)。通 过采样处理把在［kF ms ,±fb］ 范围内的任何信号(或噪声)都混叠到有用频带［ 0,fb］内。只能以数字采样方式工作的采样抽取滤波器对衰减这些信号无能为力。
　　此主题相关图片如下：


因此在转换器对输入信号进行采样之前，必须用抗混叠滤波器去除［kF ms ±f b］频带内的输入噪声。

问：如果我用AD1877(1994年春天推出)，其动态范围为90 dB， 那么抗混叠滤波器在F ms -fb(≈3MHz)处的衰减是否应在90 dB以上?
答：不完全这样。这里假设在接近调制器采样速率的频率处ADC有满度输入，但在大多数系统中情况完全不是这样。与混叠有关的唯一的信号输入，通常恰好正是来自传感器和转换器前级电路产生的噪声。因为这种噪声对于简单的阻容(RC)滤波器通常已足够低，所以RC滤波器完全能够作为抗混叠滤波器。(antialias filter)
问：我如何确信单极点RC滤波器能满足应用的要求?如何确定滤波器的时间常数?

答：你的应用典型地说明了频率降到所关心带宽范围内的输入信号的最大允许衰减。这样依次把最小值置于RC滤波器的-3dB点上。让我们看一下AD1877的应用实例以便进一步阐明这一点，并且或许能证明用一个单极点滤波器将提供足够的滤波。
我们假设有一个应用，关心的带宽为0～20 kHz，并且在此范围内的信号衰减不可超过01d B，或比率大于09886［电压dB=20log 10 (比率)，功率dB=10log 10 (比率)］ 。按照单极点滤波器的衰减公式：

比率=11+(2πfRC)2＞099，其中f=20 kHz

RC≤1-(比率)2(2πf)2(比率)2≈121 ×10 -6 s
如果选择时间常数RC=10 μs(符合元件容差)，那么-3 dB转折频率为159 kHz。现在我们 可 以计算滤波器的衰减，即滤波器在kF ms ±fb频带内混叠衰减至基带。假设AD1877的 调制器采样速率为3072 MHz(其输出采样速率为48 kHz)，则第一频带出现在3052～3 0 92 MHz。RC滤波器在这个频带内的衰减相对全频带约为257 dB(大约0052)。在第二频带 范围(6124～6164 MHz)，其衰减为318 dB(0026)。我们知道，在这两个频带(以及在频率范围内所有更高的频带)内通过滤波器耦合到ADC输入端的噪声将被混叠到基频带上，并且它们按有效值平方和的平方根(rss)的形式求和，即 n21+n22+…+n2n。对于以dB为单位给出的数据(例如DK= 20log 10 n k ，k=1，2，3，…，n)，用附录中给出的公式可直接计算： n21+n22+…+n2n =10log 10 (10 D1/10 +10 D2/10 +…+10 Dn/10 ),从而免去 了计算比率的中间步骤。

对于白噪声，噪声频谱密度作为频率的一个函数是常数，并且其每一频率范围均有相同的带宽，所以每一频带对滤波器的输入都提供等量的噪声。因此，将不同频带的衰减按rss形式求和，可以得到RC滤波器的有效衰减。例如，从前两个频带产生的噪声衰减为0 0522+00262=0058，即247 dB，这与通过第一频带衰减257 dB比较，基本上与单频带的衰减作用相同。那么，在计算总混叠噪声时，我们究竟需要考虑多少个频带呢?对于本例，前面3，4，5或6个频带的rss和分别为-242，-240，-239，-238 dB。由此可见，第一个频带起主要作用，它与所有频带对噪声衰减之差都在2 dB以内。因此，通常只考虑第一个频带就足够了，除非噪声过大或含有非白噪声频谱。另外，从ADC自身来说，虽然其转换速度快，但其带宽有限，这有助于抑制高阶频带。

现在掌握了衰减，我们可以考虑噪声本身的大小。让我们保守估计(约为50%)并使滤波器有效衰减到20 dB(即01V/V)的情况。为了能计算出使用单极点滤波器时最大允许噪声谱密度，应该对混叠噪声对性能减退的最大影响作出估计。从AD1877的动态技术指标我们可以看到转换器的内部总噪声功率低于满度输入的(32 ppm)，为90 dB。如果整个系统这项指标都在0 5 dB范围内，那么总混叠噪声功率不能超过-90 dB与-895 dB之间的rss差，即-901 d B(111×10 -6 )。应用这一结果，AD1877的输入电压范围峰峰值为3 V，我们可求出混叠噪声一定不能超过3/(22)V×111×10 -6 =118 μV。如果假设将所有这些噪声全部归并到一个频带，且注明有效值噪声=NSD×BW，则噪声谱密度(NSD)

NSD＜118 μV3902 MHz×3052 MHz
=59 nV/Hz
这是后置滤波器频谱密度所允许的最大值。为了求出最大前置滤波器谱密度(MPSD)，如果以前确定的滤波器有效衰减20 dB(即比率等于10)，则有：

MPSD=10×59 nV/Hz=059 μV/Hz

显然，由于简单的RC滤波器不能满足要求，因此你的系统依次在36912MHz频域内有相当大的噪声。但是，通常你还应该注意周围环境的射频(RF)干扰的影响。

问：据我所知，ΣΔ ADC的本底噪声可能表现出某些不规则性，对此有何看法?
答：大部分ΣΔ ADC在本底噪声中出现一些被称作“闲音(idle tones)” 的尖峰，通常这些尖峰信号能量很低，不足以明显影响转换器的信噪比(S／N)。尽管如此，但是在许多应用中，都不允许在白噪声本底以外很宽频谱范围内有尖峰存在。在音频应用中，例如，即使信号音(tones)比系统总噪声(0～20 kHz)低很多，在没有大的输入信号的情况下，人的耳朵仍然具有检测信号音的极好能力。
有两种闲音源，其中最常见的一种是由电压基准调制引起的。为了掌握这种机理，需要对ΣΔ ADC有一个基本的了解。这里简明扼要地介绍一下ΣΔ ADC。

如图62方框图所示，基本的ΣΔ ADC由过采样调制器及其后面的数字滤波器和抽取电路组成。调制器的输出摆幅处于两种状态(高与低，或0与1，或+1与-1)之间，并且其平均输出与输入信号幅值成正比。由于调制器的输出总是在满度(1位)摆动，所以具有很大的量化误差。然而构造调制器是为了把大部分量化噪声限制在有用带宽［0，f b］以外的频谱区。

　　此主题相关图片如下：

图6.3示出了对应输入信号在频率fi和F ms -fi处的两条“谱线”(单一频率)，同时整形的量化噪声曲线也示出了已经把量化噪声推移(整形)到关心的带宽［0，fb］外。

数字滤波器，它通常是n个分支的有限脉冲响应滤波器(ntap FIR filter)，接受高速、低 分辨率(1位) 调制器的输出并且按照所要求的滤波器特性所支配的方式对n个调制器输出进行加权平均。滤波器的输出是一种高分辨率字，它可成为模数转换器输出。数字滤波器用来滤掉fb至F ms -fb频 带内的“一切”信号，其中