对网友求助问题的几个回帖展示之五十八

        本文四例都是网上的求助帖，涉及PLC编程及电工理论等问题，现整理展示给大家，供大家分析讨论。如有不妥之处，请给予指正，本人深表感谢！

            一、求助帖：S7-200如何实现多个寄存器的累加

        我要计算CS校验码，如何才能实现多个寄存器的累加呢？总不能用加指令逐个加吧，有没有便捷的方法啊？请各位大侠帮忙指点指点！ 

    回复：如果多个寄存器的地址是连续的，可用指针指令进行累加。

    求助者又问：能不能举个例子说明一下啊？

    再回复：如：连续20个字存储器：VW100、VW102....VW138, 其累加之和送入MD0双子存储器的程序：

    二、求助帖：图b中直流通路的RL跟静态工作点关系是怎样的

         图b中直流通路的RL跟静态工作点关系是怎样的

    回复：图b中直流通路的RL跟静态工作点关系是这样推导计算的：

       1、将图b的晶体管的基极与集电极断开，由基极与集电极的断开点画出输入回路与输出回路的电路图，再按戴维南定理将其输入回路与输出回路分别图化简为等效电源与内阻，见下图：

    电路动作说明：如果三线开关的输出晶体管截至，其集电极输出电压=0V，其R1的电压=0，使G1管的基极电位=0，故使G1管也截止，使PLC的输入端X0无输入电压，其内部的发光二极管截止，即使PLC输入为逻辑“0”，如果三线开关的输出晶体管导通，其集电极电压=24V，即R1的电压=24V，R1的下端电压为+24V, 由R2给G1管注入足够大基极电流使G1管饱和导通，使PLC的输入端X0的输入电压=0V，这样24V电压加在PLC输入口内部的R与发光二极管，使其发光二极管导通，即PLC输入为逻辑“1”。

     四、求助帖：关于共射放大电路

为什么说截止失真是顶部失真，是在输出回路首先产生失真？增大VBB可以消除截止失真？减小Rb不能消除截止失真？

    回复：最简共发射极放大器及静态工作点计算见下图：

    上图中基极静态电流Ib = (12-0.7)÷560 = 0.02mA，晶体管放大系数β=100，则晶体管集电极的静态电流Ic = β*Ib = 100×0.02 = 2mA，如Rc=3K，则集电极输出电压 Uc为： Uc = 12 – 2×3 = 6 V. 此电位位于0V与12V中间，放大信号的幅值≤6V时信号都不会失真，见下图一。

    如果Rc = 2K 其静态工作点 Uc = 12 – 2×2 = 8 V ，当放大信号的幅值≥4V时，晶体管就会产生半波失真，即你说的“截止失真是顶部失真”见下中图。

       如果加大Rb阻值，会使 Ib 变小，使Ic也变小，则静态工作点抬高，如加大Rb使Ib=0.01mA，其Ic=1mA，则Uc = 12 – 1×3 = 9V。见上图二：当放大信号的幅值≥3V时，晶体管就会产生半波失真，即你说的“截止失真是顶部失真”。

        如减小Rb阻值，会使 Ib 变大，使Ic也变大，则Uc变小，使静态工作点下移，见图三：此时Uc = +4V。当放大信号的幅值≥4V时，晶体管就会产生半波失真，此时为饱和失真，即饱和失真是低部失真。

故增大Vb不能消除截止失真，相反会加大截止失真。减小Rb会使静态工作点下移，能减小截止失真，但过大的减小Rb会使静态工作点下移过大，往往又会产生饱和失真。

        故合理的调整Rb，使静态工作点的电压处于0V与电源电压中间值时，可获得幅值最大且不失真的放大信号输出。

     求助者又问：我下载的华成英的模电课件，上面写的

截止失真是在输入回路首先产生失真！消除方法：增大VBB，即向上平移输入回路负载线。

减小Rb能消除截止失真吗？

饱和失真是输出回路产生失真

消除方法：增大Rb，减小Rc，减小β。而减小VBB，增大VCC不是好办法。

不太理解，跟楼上王老师的说法也不一样

       再回复： 回5楼：我在2楼说：“如果加大Rb阻值，会使 Ib 变小，使Ic也变小，使静态工作点抬高，如图二：Uc = +9V。此时仍放大如图一的输入信号，就会发生波形上部失真（由晶体管截至造成）。”图一的静态工作点：Uco=6V，它位于电源12V与0V的中间处，Uc输出的最大不失真波形的峰值为 6V，见图一波形。此时 Ico==(12-6)/3 = 2mA, Ibo=0.02mA。即要求输入交流信号的峰值电流≤0.02mA。

      而图二的静态工作点:Uco=9V,它位于电源12V与0V的中间偏上处，Uc输出的最大不失真波形的峰值为3V，而此时 Ico=(12-9)/3=1 mA, Ibo=0.01mA。即要求输入信号的峰值电流≤0.01mA。

      输入信号Ix由于电容C1隔直耦合到基极处已变为纯交流电流，而流入晶体管基极的实际电流为：晶体管静态工作点的基极电流 Ibo和输入交流信号Ix之和（IB = Ibo+Ix）。可见如仍以峰值=0.02mA的输入信号输入给图二电路，由于0.02mA > 0.01mA ，故会在Ix负半周，当在Ix幅值 > Ibo的区域间使晶体管截止（此时Ib=0）见2楼图二所示：产生截止失真是在输入回路由于Ib=0时造成的，即发生波形上部失真（由晶体管截至造成）。

      图三的静态工作点：Uco=4V,它位于电源12V与0V的中间偏下处，Uc输出的最大不失真波形的峰值也为 4V，此时 Ico=(12-4)/3=2.67mA, Ibo=0.0267mA。而此电路晶体管饱和导通时Ic最大值 Icm = 12/3=4mA，折算到基极 Ibm=0.04mA，故要求输入信号的峰值电流应≤（0.04-0.0267）=0.0133mA。而此时基极注入电流Ib≤0.04mA，其输出波形不失真。

      如仍以峰值=0.02mA的输入信号输入给图三电路，由于0.02mA > 0.0133mA ，故会在Ix正半周，在Ix幅值 > 0.0133区域间，因其和电流（注入基极电流）>0.04mA,使晶体管饱和导通（此时Uc=0）见2楼图三所示。即产生饱和失真是在输出回路Uc=0时造成的。

      本文到此结束，谢谢大家。