新手应注意的问题 点击:134 | 回复:0



xilinxue

    
发表于:2010-03-20 18:18:56
楼主
新手因为缺乏经验,在设计电路时考虑不周, 常常要等到装完样机之后, 才知道电路不能工作, 要加电路, 要改板, 即浪费金钱, 又拖延时间.

每个IC, 每个方案都有参考设计, 但我们大多时候没办法全部照抄, 而是要把它们拼在一起, 实现我们所需要的功能, 所以INTERFACE的设计尤其重要.

常犯哪些错误? 要做哪些准备工作? 如何避免?




1) 在参考样机里测量你所要用的那一部分电路的输入或输出信号的电平. 从而决定你所需要的那一部分电路的输入电阻或负载.

如CVBS是1V, 2V, 0.7V?

2). LAYOUT, 元器件封装常犯错误.

http://www.avresearcher.com/forum/dispbbs.asp?boardID=3&ID=9682&page=1

3)

3) 601 Interface

请注意以下几个问题:

(1) Hsync和Vsync的极性要求?

(2) Hsync和Vsync的位置关系?

(3) Hsync和DATA的位置关系?

(4) HSYNC和CLOCK的位置关系?

(5) VSYNC和CLOCK的位置关系?

(6) DATA和CLOCK的位置关系?

(7) CLCOK的特性要求?

(8) 在H-BLANKING里是些什么DATA?

(9) HSYNC的宽度要求?

(10) 两个HSYNC的间隔?

(11) VSYNC的宽度要求?

(12) 两个VSYNC的间隔?




--------------------------------------------------------------------------------


开发人员的几个常疏忽的问题点
开发人员的几个常疏忽的问题点
我的工作主要是主导新产品试产,在实际的工作中,经常出现因为RD人员的设

计“疏忽”导致试产失败。这个疏忽要加上引号,是因为这并不是真正的粗心造成的

,而是对生产工艺的不熟悉而导致的。为了避免各位做RD的朋友出现同样的错误,

或为了更好的完成试产我对一些常见的问题点做一些总结,希望能对大家有所帮助


1、IC封装的选择。现在电子产品都在向环保的无铅发展,欧洲2006年7月1日

就要实现全部无铅化,,现在正处于有铅向无铅的过渡期。因此,元器件厂商提供

的元器件也出现无铅与有铅两种规格,有的厂商甚至已经停止了有铅元器件的生产


问题点就在于这有铅和无铅两种元器件的选择上,当一个产品设计完成后,RD

人员需要对具体元器件进行确认,请在确认前要做出该产品采用无铅工艺还是有铅

工艺的选择。如果没有一个具体的确定,在选料时不注意这个问题,原料中出现有

铅元件与无铅元件同时使用,就会导致SMT工艺的困难。
无铅元件的回流峰值温度在255度,有铅元件的回流峰值温度最高不超过235度

,如果混用两种材料,那么必然会导致1、有铅元件被高温损坏。2、无铅元件,特

别是BGA封装的元件,所附锡球未达到熔点,易导致虚焊或抗疲劳度下降。所以在

确定元器件的时候一定要首先确认元器件是有铅的还是无铅的,同时如果元器件选

择无铅,那么PCB板也要做相应选择,一个方面配合无铅工艺,让无铅锡膏的焊接

性得到加强,另一方面应用于有铅制程的PCB板也无法承受过高的温度,易造成板

翘等不良现象。
2、元件焊盘与PCB上焊盘大小不符。因为种种原因,如元器件供应商提供的样

品与实际有差异(批次不同,可能样品比较旧),或者在layout的时候载入的元件

库被他人修改过等等,最后出现元件焊盘与PCB上焊盘大小不符。所以在每次最终

投产前需要再仔细确认一遍。
3、元件误差过大导致性能不达标。这些问题主要出现在电容、电阻和电感这

些小器件上。我曾经遇到过一个产品,有百分之二十的不良率。开始都判定是IC来

料不良导致,但是将判定为不良的IC换装到其他同样需要这个IC的产品上,结果

测试正常,再找原因最后发现是因为一颗电容的误差标准较大,没有达到设计需要

的小误差的要求,从而导致测试值在临界点上,最终生产测试时过时不过,浪费了

大量时间和人力。
4、layout设计没有考虑SMT机器贴片精度。这个问题出要表现在元器件之间

间距过小,,但是SMT贴片机有一个最小精度,如果小于这个最小精度,将会导致

元器件碰飞。
5、没有考虑邮票孔位置。通常做PCB板会将3~4块单独的PCB板做成一个连板

来提高SMT的工作效率,这样在SMT加工完成后需要割板。但是layout人员做完设

计交付PCB板厂商后就没有考虑连板上单板与单板之间的连接位置,经常会出现连

接位置就在元器件边上,而元器件设计的又紧靠PCB板的边缘,这样将会有割板时

导致将元器件碰坏的隐患。所以layout设计时还必须考虑邮票孔位置。
6、layout时对BGA封装元件周围未加丝印框,不方便SMT目检。

希望以上几点能够帮助各位RD朋友少走弯路,缩短新产品上市时间。





楼主最近还看过

SSI ļʱ