变频器使用PG卡做闭环控制,PG反馈信号A,B两相经过三极管放大后进入高速光耦,光耦输出经一阶RC滤波后进CPLD,右CPLD输出给DSP。但是有一相的计数不容易受到干扰,总是时不时的自己计数累加,当周围环境有开关通断的时候累加会变的很明显,用示波器观测光耦输出进CPLD之前和CPLD输出进DSP的两处信号,在有开关通断的时候都会在一个方波内产生很多上升沿的干扰脉冲,请教如何更改硬件电路滤除这些干扰脉冲?
我的更改方法:1,取消三极管放大电路 2,在进DSP前再加一阶RC滤波电路,3,A,B,PV+三个端子前接三个独立的贴片电感尝试一下。三种方法都试过了,有的会出现A,B相同时同步计数。正常应该是,A,B相两方波正交,A相不停的反馈计数脉冲,B相不自动计数。