PCI总线规范-专业自动化论坛-中国工控网论坛

PCI总线规范点击：1098 | 回复：3

精华：0帖
求助：0帖
帖子：1帖 | 0回
年度积分：0
历史总积分：4
注册：2005年8月01日

发表于：2005-08-12 17:20:00

楼主

一、PCI的引脚定义　　 32bit PCI系统的管脚按功能来分有以下几类：　　　　系统控制：　　　　　 CLK，PCI时钟，上升沿有效。　　　　　 RST ，Reset信号。　　传输控制：　　　　　 FRAME#，标志传输开始与结束。　　　　　 IRDY#，Master可以传输数据的标志。　　　　　 DEVSEL#，当Slave发现自己被寻址时置低应答。　　　　　 TRDY#，Slave可以转输数据的标志。　　　　　 STOP#，Slave主动结束传输数据的信号。　　　　　 IDSEL，在即插即用系统启动时用于选中板卡的信号。　　地址与数据总线：　　　　　 AD[31::0]，地址/数据分时复用总线。　　　　　 C/BE#[3::0]，命令/字节使能信号。　　　　　 PAR，奇偶校验信号。　　仲裁号：　　　　　 REQ#，Master用来请求总线使用权的信号。　　　　　 GNT#，Arbiter允许Master得到总线使用权的信号。　　错误报告：　　　　　 PERR#，数据奇偶校验错误。　　　　　 SERR#，系统奇偶校验错误。二、操作说明　　当PCI总线进行操作时，发起者(Master)先置REQ#，当得到仲裁器(Arbiter)的许可时(GNT#)，会将FRAME#置低，并在AD总线上放置Slave地址，同时C/BE#放置命令信号，说明接下来的传输类型。所有PCI总线上设备都需对此地址译码，被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时，可以传输数据。当Master数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。来自：http://www.cdasd.com.cn 爱斯顿科技

分享到：