随着SOC 技术的发展，CMOS 工艺尺寸不断缩小，芯片集成度越来越高，使得单位面积芯片的功耗不断提高。近年来，便携式电子产品如智能手机、平板电脑、数码相机、智能手环发展迅猛，而对于使用电池的便携式电子产品，芯片的功耗会直接影响到电池的使用时间、使用寿命，功耗逐渐成为大规模集成电路设计中最关心的问题。
 
CMOS 集成电路中的功耗由动态功耗、静态功耗和短路功耗组成。各个功耗表达式如公式所示：
 
 
 
其中，Pdynamic是电路电容充放电产生的动态功耗，与电源电压成平方关系；Pleak是静态功耗，即漏电流产生的功耗，与电源电压成一次方关系；Pshort是电路的短路功耗，产生于NMOS、PMOS 同时导通的瞬间，同样与电源电压成一次方关系。由此可见降低电源电压能够直接有效地降低电路的功耗。
 
SRAM的功耗包括动态功耗和静态功耗，动态功耗和静态功耗所占总功耗的比例不是一成不变的，其比例随集成电路工艺的发展而变化。工艺每前进一个节点，MOSFET 漏电流大约增加5 倍。器件特征尺寸的减少，使得静态功耗在电路总功耗中所占比例越来越大，同时也必然引起静态泄漏电流的增加。据统计，在90nm 工艺下，IC 漏电流功耗大约占整个功耗的1/3，在65nm 工艺下，IC 漏电流功耗已经占总功耗的一半以上。由于动态功耗与电源电压是平方的关系，静态功耗与电源电压是一次方关系，降低电源电压能够使得动态功耗和静态功耗都得到大幅降低。