T5CPU干货了解下 点击:307 | 回复:0



ZLDW

    
  • 精华:0帖
  • 求助:0帖
  • 帖子:32帖 | 17回
  • 年度积分:2
  • 历史总积分:137
  • 注册:2018年7月26日
发表于:2018-07-26 15:01:16
楼主

别人有游泳健身,我们有T5 CPU,干货了解下

 

T5是针对工业和消费类双面应用而设计的低成本、高可靠性双核8051 CPU,采用TSMC 40nm工艺,LQFP128封装,主要用于中小尺寸工业串口屏的单IC解决方案、DCS系统控制单元、人工智能系统的基础单元模块处理器。

Ø  运算和存储性能

ž   增强型1T(单指令周期)8051,最高工作频率600MHz

ž   16*16 40bit 1T MAC64*64 2T 乘法器,64bit 8T除法器,支持整数和无符号数;

ž   JPEG解码加速;

ž   8通道DMA8DPTR

ž   512Kbytes Flash256Kbytes 1.6Ns Cache RAM1Mbytes 3.3Ns双口RAM

Ø  外设集成

ž   UART8个全双工10bit/11bit UART,独立的波特率控制器,波特率最高16Mbps

ž   PWM4路高精度PWM,分辨率最高16bit,基频和精度可设置;在14bit分辨率、载波频率32KHz下,可通过PWM输出高品质音频;

ž   TFT:内置TFT驱动和显存,支持最大分辨率800*60065K色的图形显示;

ž   I/OI/O接口总数达76个,最高速度100MHz+/-4mA驱动能力;

ž   时钟:内置振荡器和PLL,全温度范围可以保持+/-1%时钟精度,支持外部时钟输入;

ž   其他:1SD/SDHC接口,1SPI接口,4I2C接口,4个外部中断。

Ø  可靠性

ž   静电保护:所有I/O口可耐受2KV静电接触放电;

ž   加密保护:新一代专利加密技术,确保用户知识产权的有效保护;

ž   智能容错:从CPU核心开始设计的储存器容错、指令纠正;

ž   低功耗:60Mw/100MHz 双核,双核250MHzLCD输出全速运行,晶核温升不高于15℃




热门招聘
相关主题

官方公众号

智造工程师