当前位置：工控论坛 > > 产品 > 嵌入式系统

verilog程序用什么编译好？ 点击：871 | 回复：0



奕奕

    
  • 精华：0帖
  • 求助：0帖
  • 帖子：1帖 | 0回
  • 年度积分：0
  • 历史总积分：3
  • 注册：2003年11月13日
发表于：2003-11-13 10:36:00
楼主
我本来用max+plusII来编译和仿真的，无奈于MAX+PLUS2对verilog语言有一些不支持，比如不支持memory形式，请教那位高人如果知道哪个编译器不错，并可以在哪儿免费得到，不胜感激
分享到：
收藏 邀请回答 回复楼主 举报


热门招聘
相关主题

官方公众号
智造工程师