老师,关于定时两次D/A输出的时间我有一个设想 点击:490 | 回复:0



bryan

    
  • 精华:1帖
  • 求助:0帖
  • 帖子:39帖 | 9回
  • 年度积分:0
  • 历史总积分:181
  • 注册:2003年4月23日
发表于:2003-05-27 12:29:00
楼主
老师,我有一个设想,就是能否也设一个输出缓存,在第一次信号送完,第二次信号数组产生前我们送的信号仍然是我们存在缓存中的第一次信号,等第二次数组生成出来后再刷新缓存里的数组,再输出,依此类推。。。?   这样能行嘛?如果能行的话怎么实现?   劳驾了!


热门招聘
相关主题

官方公众号

智造工程师